|
RS編譯碼的一種硬件解決方案
（作者未知） 2010/11/25
摘要： 提出了基于歐氏算法和頻譜分析相結(jié)合的RS碼硬件編譯碼方法；利用FPGA芯片實(shí)現(xiàn)了GF（2 8）上最高速率為50Mbps、最大延時(shí)為640ns的流式譯碼方案，滿足了高速率的RS編譯碼需求。 關(guān)鍵詞： RS碼 FPGA 伴隨式 關(guān)鍵方程 IDFT 差錯(cuò)控制編碼技術(shù)對(duì)改善誤碼率、提高通信
關(guān)鍵字： 解決方案 硬件 編譯 錯(cuò)誤 算法 RS 關(guān)鍵 伴隨 運(yùn)算 方程
差錯(cuò)控制編碼技術(shù)對(duì)改善誤碼率、提高通信的可靠性具重要作用。RS碼既可以糾正隨機(jī)錯(cuò)誤，又可以糾正突發(fā)錯(cuò)誤，具有很強(qiáng)的糾錯(cuò)能力，在通信系統(tǒng)中應(yīng)用廣泛。由于RS碼的譯碼復(fù)雜度高，數(shù)字運(yùn)算量大，常見的硬件及軟件譯碼方案大多不能滿足高速率的傳輸需求，一般適用于10Mbps以下。本文提出的歐氏算法和頻譜結(jié)構(gòu)分析相結(jié)合的RS硬件解碼方案，適用于FPGA單片實(shí)現(xiàn)，速率高、延遲小、通用性強(qiáng)、使用靈活。筆者在FPGA芯片上實(shí)現(xiàn)了GF（2 8）上符號(hào)速率為50Mbps的流式解碼方案，最大延時(shí)為640ns，參數(shù)可以根據(jù)需要靈活設(shè)置。
......
附件下載：點(diǎn)擊論文吧下載閱讀全文
|