|
基于VHDL的I2C總線控制核設(shè)計
（作者未知） 2011/3/16
摘要： 從狀態(tài)機的角度，介紹一種I2C控制核的VHDL設(shè)計方法。將其嵌入到FPGA中，用于實現(xiàn)與TMS320C6000系列DSP的接口，并配合DSP的軟件完成對視頻采集與顯示處理系統(tǒng)中數(shù)字視頻編、解碼器工作模式寄存器的配置及其狀態(tài)查詢。著重介紹I2C控制核的總體設(shè)計方案，詳細描述其內(nèi)部命令狀態(tài)機和時序狀態(tài)機的工作原理及相應(yīng)的VHDL代碼。此外，介紹I2C控制核與DSP相互通信中斷處理機制的VHDL實現(xiàn)方法。最后，給出在Xilinx公司的ISE6.1+ModelSimXE5.7c軟件平臺中進行EDA的綜合結(jié)果與時序仿真圖。
關(guān)鍵詞： I2C總線 狀態(tài)機FPGA VHDL DSP 控制器核
引言
I2C總線是雙向、兩線、串行、多主控（multi-master）接口標準，具有總線仲裁機制，非常適合在器件之間進行近距離、非經(jīng)常性的數(shù)據(jù)通信。由于其使用兩線的硬件接口簡單，I2C總線的應(yīng)用越來越廣泛。實現(xiàn)I2C總線通信協(xié)議主要有兩種方法：①利用MCU對兩根I/O口線進行軟件編程，模擬I2C總線的SCL和SDA時序要求；②使用專用I2C總線控制核，但受其主機（host）接口方式和時鐘頻率的限制，在有些場合應(yīng)用并不方便。
.......
附件下載：點擊下載查閱全文
|