|
FPGA實(shí)現(xiàn)高速FIR濾波器設(shè)計(jì)
（作者未知） 2011/3/29
摘 要：介紹一種FIR濾波器的FPGA實(shí)現(xiàn)方法，該方法以分布式算法為基本原理，詳細(xì)設(shè)計(jì)了FPGA上查找表的劃分、流水線結(jié)構(gòu)的設(shè)計(jì)、采樣及系統(tǒng)時(shí)序的控制等。并闡述了系統(tǒng)采樣頻率與主時(shí)鐘以及系統(tǒng)資源消耗之間的關(guān)系。
關(guān)鍵詞：FIR濾波器 FPGA 分布式算法 流水線結(jié)構(gòu)
1 引言
隨著計(jì)算機(jī)技術(shù)的飛速發(fā)展以及集成電路規(guī)模的劇增，數(shù)字信號(hào)處理技術(shù)的應(yīng)用與實(shí)現(xiàn)也日趨成熟。目前實(shí)現(xiàn)數(shù)字信號(hào)處理的硬件核心主要是DSP芯片和FPGA，DSP芯片主要以專門的硬件計(jì)算模塊配以不同的軟件程序來方便地實(shí)現(xiàn)各種數(shù)字信號(hào)算法，但由于其計(jì)算是串行的，在高速系統(tǒng)中應(yīng)用有所欠缺，而FPGA可以自由配置硬件資源，實(shí)現(xiàn)各種數(shù)字運(yùn)算可顯著提高數(shù)據(jù)吞吐率。
......
附件下載：點(diǎn)擊下載查閱全文
|