|
有限狀態(tài)機(jī)FSM在PLD中的實(shí)現(xiàn)分析
（作者未知） 2012/1/15
摘要: 隨著EDA 技術(shù)的發(fā)展,利用V HDL 語言描述有限狀態(tài)機(jī)( FSM) ,得到廣泛應(yīng)用研究。本文通過舉例,利用V HDL 語言描述了不同模式的有限狀態(tài)機(jī),分析了有限狀態(tài)機(jī)在PLD 中綜合的特點(diǎn)。同時(shí),本文中對(duì)不同描述風(fēng)格的有限狀態(tài)機(jī)在PLD EMP7032 中綜合的特性進(jìn)行了比較分析�？梢钥闯�,不同的模式、不同的描述風(fēng)格,對(duì)有限狀態(tài)機(jī)的特性具有較大的影響。這一結(jié)果,為在實(shí)際的設(shè)計(jì)中,對(duì)有限狀態(tài)機(jī)的VHDL 語言設(shè)計(jì)的優(yōu)化提供了有效的參考依據(jù)。
關(guān)鍵詞: 有限狀態(tài)機(jī)( FSM) ; 可編程邏輯器件; VHDL 語言
0 引 言
目前,隨著PLD 技術(shù)的發(fā)展,以可編程邏輯器件為載體,以V HDL 語言為描述方式,以相應(yīng)的集成開發(fā)環(huán)境為開發(fā)工具的現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)方法,正在取代傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法。有限狀態(tài)機(jī)(finite state machine ,FSM) 作為時(shí)序邏輯電路的主要表示方式,其V HDL 語言的描述風(fēng)格和在可編程邏輯器件( PLD) 綜合的特點(diǎn)得到越來越廣泛的研究。本文從有限狀態(tài)機(jī)的模式及V HDL 描述風(fēng)格兩方面入手,分析不同模式不同描述風(fēng)格狀態(tài)機(jī)對(duì)PLD 資源的占用及其運(yùn)行速度等方面的影響,結(jié)果表明PLD 的結(jié)構(gòu)特點(diǎn)非常適合于實(shí)現(xiàn)有限狀態(tài)機(jī)FSM ,為利用V HDL語言設(shè)計(jì)有限狀態(tài)機(jī)及在PLD 中綜合FSM 提供了依據(jù)。
1 有限狀態(tài)機(jī)的模式及特點(diǎn)
1. 1 有限狀態(tài)機(jī)的模式
一個(gè)限狀態(tài)機(jī)是一個(gè)5 元函數(shù)M = ( X , Y , S , f , g) ,其中X 為輸入信號(hào)變量; Y 為輸出信號(hào)變量; S 為狀態(tài); f 為狀態(tài)轉(zhuǎn)換函數(shù),表示由輸入信號(hào)變量X 和當(dāng)前狀態(tài)S 決定下一個(gè)狀態(tài)即: X Y →S ; g 為輸出函數(shù),表示由輸入信號(hào)變量X 和狀態(tài)S 決定狀態(tài)機(jī)的輸出變量Y 即: X S →Y 。根據(jù)有限狀態(tài)機(jī)的輸出Y 與當(dāng)前狀態(tài)和當(dāng)前輸入的關(guān)系,可以將有限狀態(tài)機(jī)分為莫爾(Moore) 型和米勒(Mealy) 型2
類。Moore 狀態(tài)機(jī)的輸出只與有限狀態(tài)機(jī)的當(dāng)前狀態(tài)有關(guān),與輸入信號(hào)的當(dāng)前值無關(guān),輸入對(duì)輸出的影響要到下一個(gè)時(shí)鐘周期才能反映出來。其行為描述可用式( 1)表示:
.......
附件下載：點(diǎn)擊下載查閱全文
|