|
基于FPGA的信號采集系統(tǒng)的設(shè)計(jì)
江蘇安全技術(shù)職業(yè)學(xué)院 吉強(qiáng) 2021/2/25 12:59:10
摘要：信號采集系統(tǒng)是信號系統(tǒng)中重要的一環(huán)，在計(jì)算機(jī)及信號處理應(yīng)用廣泛的今天，信號采集的必要性非常明顯。隨著計(jì)算機(jī)及信號系統(tǒng)的發(fā)展，目前信號采集系統(tǒng)己被廣泛應(yīng)用于工業(yè)、教育、智能制造和雷達(dá)等多個領(lǐng)域。為了能夠滿足模擬信號數(shù)據(jù)實(shí)時采集的要求，本文提出了由現(xiàn)場可編程門陣列（FPGA）、高速數(shù)模轉(zhuǎn)換器和USB接口組成的通用信號采集系統(tǒng)設(shè)計(jì)方案。設(shè)計(jì)了以FPGA為核心部件的信號采集系統(tǒng)，實(shí)現(xiàn)數(shù)據(jù)的實(shí)時采集、存儲。它的優(yōu)點(diǎn)是擺脫了軟件驅(qū)動控制，信號的采集傳輸采用全硬件的操作方式，使系統(tǒng)更加穩(wěn)定、高效，USB接口作為數(shù)據(jù)傳輸?shù)慕涌�，保證了數(shù)據(jù)的高速穩(wěn)定傳輸。
關(guān)鍵詞：數(shù)據(jù)采集；FPGA；信號采集
1系統(tǒng)總體結(jié)構(gòu)
本文提出的信號采集系統(tǒng)主要是利用FPGA芯片控制模數(shù)轉(zhuǎn)換芯片對目標(biāo)模擬信號進(jìn)行采樣，將模擬信號轉(zhuǎn)換數(shù)字信號后，寫入到USB接口芯片中將數(shù)據(jù)傳輸?shù)絇C中，利用軟件編寫人機(jī)交互界面，將信號數(shù)據(jù)進(jìn)行存儲。信號采集模塊的設(shè)計(jì)功能是實(shí)現(xiàn)信號采集與分析，通過ADC進(jìn)行模數(shù)轉(zhuǎn)換，實(shí)現(xiàn)數(shù)據(jù)采集和采樣數(shù)據(jù)的存儲。
圖1系統(tǒng)總體框架
2信號模塊方案分析
2.1信號采集模塊方案分析
信號采集模塊是計(jì)算機(jī)與外界連接的橋梁，也稱信號獲取模塊。主要完成對目標(biāo)模擬信號采集，并將之轉(zhuǎn)換成數(shù)字信號進(jìn)行存儲。該模塊的主要任務(wù)是實(shí)現(xiàn)模擬信號的數(shù)字采集，即進(jìn)行模數(shù)轉(zhuǎn)換，以便進(jìn)行信號的處理，本設(shè)計(jì)采用模數(shù)轉(zhuǎn)換芯片（ADC）來實(shí)現(xiàn)。目前，主流信號采集系統(tǒng)大多采用MCU或者DSP作為核心部件來進(jìn)行信號轉(zhuǎn)換，存儲器和其他外圍電路來完成數(shù)據(jù)采集。但是，不論是單片機(jī)還是DSP都有缺點(diǎn)：單片機(jī)雖然指令豐富，編程簡單，靈活的控制方式，但運(yùn)行速度慢，穩(wěn)定性較差，抗干擾能力較低，極大地限制了ADC的采樣速度，對于目前強(qiáng)調(diào)高速信號處理的今天已經(jīng)不太適用了。而DSP芯片雖然處理速度較快，但DSP芯片的通用輸入輸出接口較少，功耗較大，并且對外圍設(shè)備的控制能力較弱。相反，F(xiàn)PGA（可編程邏輯器件）具有MCU和DSP所無法比擬的優(yōu)勢，它硬件采用并行機(jī)制，在性能和處理速度上優(yōu)勢明顯，并且編程簡單，設(shè)計(jì)靈活，時鐘頻率高，抗干擾能力強(qiáng)，穩(wěn)定性好的優(yōu)點(diǎn)。特定的邏輯功能由用戶通過硬件描述語言（HDL）實(shí)現(xiàn)，設(shè)計(jì)靈活，功能可以更改。此外，F(xiàn)PGA還有大量可編程邏輯的片上系統(tǒng)，主要包括PLL（鎖相環(huán)）模塊和存儲單元，可為總線、模塊產(chǎn)生時鐘。因此， FPGA的這些處理速度快和存儲特性使其非常適合用作ADC的控制設(shè)備，以實(shí)現(xiàn)高速信號采集和存儲控制。本文以FPGA為核心控制器，設(shè)計(jì)了數(shù)據(jù)采集系統(tǒng)，控制ADC對數(shù)據(jù)采樣，并將采樣后的數(shù)據(jù)存儲到SRAM存儲器中，以實(shí)現(xiàn)數(shù)據(jù)采集和存儲的功能。
2.2數(shù)據(jù)處理模塊方案分析
在數(shù)字信號處理方面，目前有四種實(shí)現(xiàn)方法，主要包括使用數(shù)字信號處理軟件、芯片、單片機(jī)、FPGA等。
1. 使用常用的數(shù)字信號處理軟件是matlab、LabVIEW等軟件編寫數(shù)字信號處理軟件來實(shí)現(xiàn)數(shù)字信號處理。它的缺點(diǎn)是處理速度受計(jì)算機(jī)CPU處理狀態(tài)的影響，系統(tǒng)體積大，成本高。因其通用性和可移植性好，數(shù)據(jù)接口類型豐富，主要適用于教學(xué)和科研。
2. 采用特殊的數(shù)字信號處理芯片（DSP）。這種芯片一般廠家通過內(nèi)部硬件電路設(shè)計(jì)實(shí)現(xiàn)特定功能的數(shù)字信號處理功能，具有繼承性好，運(yùn)算速度快的優(yōu)點(diǎn)，但又具有功能較單一，價格較高，應(yīng)用不靈活的缺點(diǎn)。常見類型的芯片專門用于FFT，卷積，各種數(shù)字濾波和其他相關(guān)算法。通常用于對加工有較高要求的應(yīng)用中。
3. 采用MCU進(jìn)行數(shù)字信號處理，單片機(jī)雖然編寫程序簡單，容易開發(fā)，但是，其處理速度較慢，穩(wěn)定性也較差，只能實(shí)現(xiàn)一些簡單的、對精度要求不高的數(shù)字信號處理，對于較復(fù)雜信號不能采用單片機(jī)。
4. 采用通用的FPGA處理芯片。由于目前FPGA在性能和處理速度上的優(yōu)勢，F(xiàn)PGA在DSP領(lǐng)域應(yīng)用越來越廣泛。這種FPGA處理芯片的特點(diǎn)是采用并行機(jī)制；芯片內(nèi)部有專用的硬件乘法器，可以實(shí)現(xiàn)快速信號處理，能夠完成復(fù)雜的DSP任務(wù)。
與前三種實(shí)現(xiàn)方式相比， FPGA芯片結(jié)構(gòu)由于采用并行機(jī)制，在性能和處理速度上優(yōu)勢明顯，并且編程簡單，設(shè)計(jì)靈活，抗干擾能力強(qiáng)，穩(wěn)定性好的優(yōu)點(diǎn)，非常適合高速數(shù)字信號處理。在工作的第一階段，采樣數(shù)據(jù)通過FPGA接口傳輸?shù)絇C平臺，以實(shí)現(xiàn)數(shù)字信號處理。在第二階段，以通用的FPGA芯片作為核心控制器來設(shè)計(jì)數(shù)據(jù)處理模塊，并設(shè)計(jì)FPGA軟件來完成數(shù)字信號處理功能。
3高速數(shù)據(jù)存儲（未完，下一頁）
|