|
基于FPGA的信號(hào)采集系統(tǒng)的設(shè)計(jì)
江蘇安全技術(shù)職業(yè)學(xué)院 吉強(qiáng) 2021/2/25 12:59:10
（接上頁(yè)）3：處理器量化數(shù)據(jù)以滿足LCD顯示要求。
步驟4：將波形控制模塊中的數(shù)據(jù)輸入人機(jī)交互模塊中的存儲(chǔ)芯片。
步驟5：初始化波形控制IP核，并在顯示屏上建立波形顯示窗口。要輸出的數(shù)據(jù)從DDR2鎖定到雙端口RAM。波形控制IP內(nèi)核負(fù)責(zé)輸出波形點(diǎn)顯示坐標(biāo)位置和波形顯示時(shí)鐘頻率。
步驟6：讀取對(duì)應(yīng)批次的所有數(shù)據(jù)后，波形顯示過(guò)程結(jié)束。
波形顯示流程圖
總結(jié)：基于FPGA器件的結(jié)構(gòu)特點(diǎn)，開(kāi)發(fā)了通用信號(hào)采集系統(tǒng)。信號(hào)采集與存儲(chǔ)系統(tǒng)是通過(guò)FPGA技術(shù)實(shí)現(xiàn)的。設(shè)計(jì)了基于FPGA和NAND閃存芯片的高速存儲(chǔ)解決方案，解決了高速信號(hào)實(shí)時(shí)存儲(chǔ)的問(wèn)題。測(cè)試了采集功能，系統(tǒng)運(yùn)行良好，有效提高了信號(hào)采集和處理效率。
參考文獻(xiàn)：
[1]陳騰飛.地震數(shù)據(jù)采集模塊通用測(cè)試系統(tǒng)的研究與設(shè)計(jì)[D].中國(guó)科學(xué)技術(shù)大學(xué)，2019
[2]金真平.基于FPGA的電路板多功能測(cè)試儀設(shè)計(jì)與開(kāi)發(fā)[D].南昌航空大學(xué)，2018
[3]溫建飛.基于FPGA和USB3.0的超高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)[D].中北大學(xué)，2016
[4]陳亞斐.基于DSP和FPGA的電力電子數(shù)字控制平臺(tái)的研究[D].青島科技大學(xué)，2016
[5]關(guān)守平，尤富強(qiáng)，董國(guó)偉．基于FPGA的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)[J].控制工程，2013．20(5)：970—975．
作者簡(jiǎn)介：吉強(qiáng)，山東臨沂人，講師，研究生學(xué)歷，目前在江蘇安全技術(shù)職業(yè)學(xué)院從事教學(xué)工作。
|