|
EDA實驗指導書-2009版-1
|
|
資料類別
|
電子電工教案 |
|
|
課程(專業(yè))
|
EDA |
|
關(guān)鍵詞
|
EDA|實驗指導書 |
|
適用年級
|
大學 |
|
身份要求
|
普通會員 |
|
金 幣
|
10 （金幣如何獲得？） |
|
文件格式
|
word |
|
文件大小
|
1756K |
|
發(fā)布時間
|
2013-01-01 09:08:00 |
|
預覽文件
|
無 |
|
下載次數(shù)
|
1 |
| 發(fā)布人 |
kj008 |
內(nèi)容簡介：
EDA實驗指導書-2009版-1
前言
隨著超大規(guī)模集成電路制造技術(shù)、計算機輔助設(shè)計技術(shù)、現(xiàn)代電子學的發(fā)展，逐步形成了一門依靠功能強大的計算機，使用軟件工具平臺對以硬件描述語言HDL為系統(tǒng)邏輯描述手段完成的設(shè)計文件自動地進行綜合、布線、優(yōu)化、仿真、測試，直至實現(xiàn)既定的電子線路系統(tǒng)的技術(shù)，即EDA（Electronic Design Automation）技術(shù)。隨著EDA技術(shù)及其目標器件FPGA/CPLD可編程器件在設(shè)計、生產(chǎn)、應用方面的發(fā)展，以EDA技術(shù)為核心的電子系統(tǒng)設(shè)計已成為現(xiàn)代電子系統(tǒng)設(shè)計的主流。
現(xiàn)場可編程門陣列（FPGA）和復雜可編程邏輯器件（CPLD）是一種半定制ASIC。在FPGA/CPLD中門、觸發(fā)器或其它各種電路單元被排成陣列形式，系統(tǒng)的設(shè)計者可將所設(shè)計的電路通過計算機和開發(fā)工具生成關(guān)于陣列連接的信息，并將這些信息通過燒錄器“集成開發(fā)”到芯片上去，并可多次反復集成開發(fā)。
本課程是實踐性極強的課程，要求學生在熟悉操作具體EDA開發(fā)工具的基礎(chǔ)上，把課程教學中的內(nèi)容融會到實際的邏輯行為的實現(xiàn)，控制與通信的實現(xiàn)、算法的實現(xiàn)三個層次的實踐操作中去。
通過實驗，達到使學生初步具有利用EDA技術(shù)進行數(shù)字電子系統(tǒng)設(shè)計、調(diào)試的能力，并具有一定分析電路問題，解決電路故障能力的目的。學生在實驗過程中，由易到難，由簡到繁，通過自行設(shè)計、自行調(diào)試，逐步培養(yǎng)學生的實際動手能力。
本書的內(nèi)容來源于互聯(lián)網(wǎng)和兄弟院校老師編寫的指導書或教程，由于編寫時間倉促，未能列出全部參考文獻，敬請諒解，特此說明。在此，向各位同仁表示衷心的感謝！沒有您們提供的這些參考材料，本書無法在短時間內(nèi)編寫完成。同時，希望使用這本書的老師和同學們提出寶貴意見。在此表示感謝！
目錄
第一章 EDA 軟件 1
第二章 EDA基本設(shè)計方法 5
第三章 Quartus II 應用向?qū)?7
3.1 建立工程 7
3.2設(shè)計輸入方式 11
3.2.1 原理圖輸入方式 11
3.2.2 文本輸入方式 13
3.3綜合編譯 15
3.4系統(tǒng)仿真 17
3.5 引腳設(shè)置 21
3.6 編程下載 22
3.7 硬件測試 23
第四章 EDA實驗箱簡介 24
第五章 實驗項目 28
5.1實驗項目表 28
5.2 實驗內(nèi)容與要求 30
實驗1、一位二進制全減器設(shè)計 30
實驗2、�？勺冇嫈�(shù)器設(shè)計 30
實驗3、序列信號發(fā)生器與檢測器設(shè)計 30
實驗4、數(shù)字鐘設(shè)計 30
實驗5、交通燈控制器設(shè)計 31
實驗6、樂曲播放器設(shè)計 32
實驗7、自動換檔頻率計設(shè)計 34
附錄：實驗報告參考格式 35
參考文獻 38
相關(guān)說明：
1. 如您下載的資料不止一份，建議您注冊成為本站會員。會員請登錄后下載。
2. 會員購買金幣50元以下，0.7元/個，50元以上，0.5元/個。具體請看：下載與付款。
3. 會員48小時內(nèi)下載同一文件，不重復扣金幣。
4. 下載后請用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問題，請看常見問題解答。
下載地址：
|
|
|