|
EDA技術(shù)與實(shí)踐教案理論題、操作題
|
|
資料類別
|
電子電工教案 |
|
|
課程(專業(yè))
|
EDA技術(shù)與實(shí)踐 |
|
關(guān)鍵詞
|
可編程模擬器|數(shù)字系統(tǒng) |
|
適用年級
|
大學(xué) |
|
身份要求
|
普通會(huì)員 |
|
金 幣
|
45 �。�金幣如何獲得？） |
|
文件格式
|
word |
|
文件大小
|
1798K |
|
發(fā)布時(shí)間
|
2008-05-13 07:28:00 |
|
預(yù)覽文件
|
無 |
|
下載次數(shù)
|
6 |
| 發(fā)布人 |
kj008 |
內(nèi)容簡介：
EDA技術(shù)與實(shí)踐教案（共5章，26個(gè)教案）：
第一章 EDA技術(shù)概述
第二章 可編程邏輯器件與數(shù)字系統(tǒng)的設(shè)計(jì)
第三章 EDA數(shù)字系統(tǒng)開發(fā)軟件
第四章 硬件描述語言VHDL編程基礎(chǔ)
第五章 可編程模擬器件及其開發(fā)軟件PAC-Designer
第六章 EDA設(shè)計(jì)綜合實(shí)例
EDA技術(shù)與實(shí)踐試卷與標(biāo)準(zhǔn)答案（共10份，7份有答案）
試卷1：
一.填空（25分）
1．20世紀(jì)90年代以后，主要出現(xiàn)了高級語言描述、 和綜合技術(shù)為特征的第三代EDA技術(shù)，不僅極大地提高了系統(tǒng)的設(shè)計(jì)效率，而且使設(shè)計(jì)者擺脫了大量的 ，將精力集中于創(chuàng)造性的方案與概念的構(gòu)思上。
2．反熔絲編程技術(shù)也稱 技術(shù)，這類器件是用逆熔絲作為開關(guān)元件。
3．EAB具有 性能，并且是全部可編程的，它還具有全部更改內(nèi)容或根據(jù)需要定制的能力。
4．圖形文件的擴(kuò)展名是 ，仿真通道文件的擴(kuò)展名是 ，波形文件的擴(kuò)展名是 。
.........
試卷2：
一.填空（20分）
1． CPLD的基本結(jié)構(gòu)看成由 、 、和 等三部分組成。
2．圖形文件的擴(kuò)展名是 ，仿真通道文件的擴(kuò)展名是 ，波形文件的擴(kuò)展名是 ，使用VHDL語言，文本設(shè)計(jì)文件的擴(kuò)展名是 。
3．VHDL基本結(jié)構(gòu)為. ，.PACKAGE定義區(qū)， ， ，和CONFIGURATION定義區(qū)。
........
EDA技術(shù)與實(shí)踐上機(jī)操作試題（共10份）
《EDA技術(shù)與電子綜合設(shè)計(jì)》上機(jī)操作試題一
【題目】
設(shè)計(jì)一簡單的順序脈沖發(fā)生器，其原理如圖所示，由3級觸發(fā)器組成的計(jì)數(shù)器和3線譯碼器組成，對應(yīng)計(jì)數(shù)器的8個(gè)狀態(tài)，譯碼器的8個(gè)輸出端只有一個(gè)輸出端呈現(xiàn)有效電平。在時(shí)鐘脈沖脈沖的作用下，計(jì)數(shù)器改變狀態(tài)，譯碼器的各個(gè)輸出端就輪流出現(xiàn)有效電平。
......
相關(guān)說明：
1. 如您下載的資料不止一份，建議您注冊成為本站會(huì)員。會(huì)員請登錄后下載。
2. 會(huì)員購買金幣50元以下，0.7元/個(gè)，50元以上，0.5元/個(gè)。具體請看：下載與付款。
3. 會(huì)員48小時(shí)內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問題，請看常見問題解答。
下載地址：
|
|
|