|
《HDL實(shí)驗(yàn)指導(dǎo)書》
|
|
資料類別
|
電子電工教案 |
|
|
課程(專業(yè))
|
HDL |
|
關(guān)鍵詞
|
電路模塊|譯碼器 |
|
適用年級
|
大學(xué) |
|
身份要求
|
普通會員 |
|
金 幣
|
10 �。�金幣如何獲得？） |
|
文件格式
|
word |
|
文件大小
|
1308K |
|
發(fā)布時(shí)間
|
2008-06-01 13:12:00 |
|
預(yù)覽文件
|
無 |
|
下載次數(shù)
|
3 |
| 發(fā)布人 |
kj008 |
內(nèi)容簡介：
《HDL實(shí)驗(yàn)指導(dǎo)書》
目 錄
第一章 SZ-EDA開發(fā)實(shí)驗(yàn)系統(tǒng)介紹及使用說明 3
第一節(jié) SZ-EDA開發(fā)實(shí)驗(yàn)系統(tǒng)介紹 3
第二節(jié) SZ-EDA開發(fā)實(shí)驗(yàn)系統(tǒng)使用說明 5
第三節(jié) 實(shí)驗(yàn)電路模塊原理圖 8
第四節(jié) CPLD/FPGA適配板原理圖 17
第二章 SZ-EDA實(shí)驗(yàn)內(nèi)容 19
（一）基礎(chǔ)實(shí)驗(yàn) 19
實(shí)驗(yàn)一 簡單組合電路的設(shè)計(jì) 19
實(shí)驗(yàn)二 含異步清零和同步時(shí)鐘使能的加法計(jì)數(shù)器 20
實(shí)驗(yàn)三 七段數(shù)碼顯示譯碼器設(shè)計(jì) 22
實(shí)驗(yàn)四 八位數(shù)碼掃描顯示電路 25
實(shí)驗(yàn)五 原理圖法設(shè)計(jì)八位全加器 28
實(shí)驗(yàn)六 參數(shù)可設(shè)置LPM宏功能塊應(yīng)用 29
實(shí)驗(yàn)七 用狀態(tài)機(jī)實(shí)驗(yàn)序列檢測器的電路設(shè)計(jì) 30
（二）提高實(shí)驗(yàn) 32
實(shí)驗(yàn)一 譯碼器實(shí)驗(yàn) 32
實(shí)驗(yàn)二 數(shù)控分頻器 34
實(shí)驗(yàn)三 八位加法器實(shí)驗(yàn) 36
實(shí)驗(yàn)四 鍵盤掃描顯示實(shí)驗(yàn) 40
實(shí)驗(yàn)五 AD轉(zhuǎn)換實(shí)驗(yàn) 44
實(shí)驗(yàn)六 波形發(fā)生器實(shí)驗(yàn) 46
實(shí)驗(yàn)七 點(diǎn)陣顯示實(shí)驗(yàn) 48
實(shí)驗(yàn)八 電子鐘實(shí)驗(yàn) 50
實(shí)驗(yàn)九 音樂發(fā)生器實(shí)驗(yàn) 53
實(shí)驗(yàn)十 PS2鍵盤接口設(shè)計(jì)實(shí)驗(yàn) 60
實(shí)驗(yàn)十一 VGA彩條信號發(fā)生器實(shí)驗(yàn) 63
實(shí)驗(yàn)十二 SRAM存儲器設(shè)計(jì)實(shí)驗(yàn) 67
實(shí)驗(yàn)十三 液晶顯示屏控制器設(shè)計(jì)實(shí)驗(yàn) 71
實(shí)驗(yàn)十四 RS232通信方式控制電子琴 79
第三章 軟件操作指南 86
第一節(jié) MUX+PLUSII操作指南 86
3.1.1 MAX+PLUSII基本操作 86
3.1.2 MAX+PLUSII安裝 86
3.1.3 運(yùn)行MAX+PLUSII軟件 86
3.1.4 MAX+PLUSII 10.0的設(shè)計(jì)過程 87
3.1.5 設(shè)計(jì)輸入 88
3.1.5 項(xiàng)目編譯 92
3.1.6 項(xiàng)目校驗(yàn) 92
3.1.7 目標(biāo)器件選擇與管腳鎖定 96
3.1.8 器件編程/配置 96
3.1.9 VHDL語言描述輸入 97
3.1.10層次化設(shè)計(jì) 101
相關(guān)說明：
1. 如您下載的資料不止一份，建議您注冊成為本站會員。會員請登錄后下載。
2. 會員購買金幣50元以下，0.7元/個(gè)，50元以上，0.5元/個(gè)。具體請看：下載與付款。
3. 會員48小時(shí)內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問題，請看常見問題解答。
下載地址：
|
|
|