|
EDA/SOPC技術(shù)實驗講義
|
|
資料類別
|
電子電工教案 |
|
|
課程(專業(yè))
|
EDA/SOPC技術(shù) |
|
關(guān)鍵詞
|
序列檢測器|硬件 |
|
適用年級
|
大學(xué) |
|
身份要求
|
普通會員 |
|
金 幣
|
25 �。�金幣如何獲得？） |
|
文件格式
|
word |
|
文件大小
|
4583K |
|
發(fā)布時間
|
2008-07-01 22:53:00 |
|
預(yù)覽文件
|
無 |
|
下載次數(shù)
|
3 |
| 發(fā)布人 |
kj008 |
內(nèi)容簡介：
EDA/SOPC技術(shù)實驗講義
目 錄
4 第一章 EDA_VHDL實驗/設(shè)計與電子設(shè)計競賽
4 1-1、 應(yīng)用QuartusII完成基本組合電路設(shè)計
5 1-2. 應(yīng)用QuartusII完成基本時序電路的設(shè)計
6 1-3. 設(shè)計含異步清0和同步時鐘使能的加法計數(shù)器
7 1-4. 7段數(shù)碼顯示譯碼器設(shè)計
8 1-5. 8位數(shù)碼掃描顯示電路設(shè)計
9 1-6. 數(shù)控分頻器的設(shè)計
10 1-7. 32位并進(jìn)/并出移位寄存器設(shè)計
10 1-8. 在QuartusII中用原理圖輸入法設(shè)計8位全加器
11 1-9. 在QuartusII中用原理圖輸入法設(shè)計較復(fù)雜數(shù)字系統(tǒng)
11 1-10. 用QuartusII設(shè)計正弦信號發(fā)生器
13 1-11. 8位16進(jìn)制頻率計設(shè)計
16 1-12. 序列檢測器設(shè)計
16 1-13. VHDL狀態(tài)機A/D采樣控制電路實現(xiàn)
18 1-14. 數(shù)據(jù)采集電路和簡易存儲示波器設(shè)計
19 1-15. 比較器和D/A器件實現(xiàn)A/D轉(zhuǎn)換功能的電路設(shè)計
20 1-16 移位相加硬件乘法器設(shè)計
24 1-17 采用流水線技術(shù)設(shè)計高速數(shù)字相關(guān)器
24 1-18 線性反饋移位寄存器設(shè)計
25 1-19 樂曲硬件演奏電路設(shè)計
28 1-20 乒乓球游戲電路設(shè)計
32 1-21 循環(huán)冗余校驗(CRC)模塊設(shè)計
33 1-22. FPGA步進(jìn)電機細(xì)分驅(qū)動控制設(shè)計(電子設(shè)計競賽賽題)
34 1-23. FPGA直流電機PWM控制實驗
35 1-24. VGA彩條信號顯示控制器設(shè)計
37 1-25. VGA圖像顯示控制器設(shè)計
37 1-26. 清華大學(xué)學(xué)生基于GW48PK2系統(tǒng)VGA圖像顯示控制器設(shè)計示例5則
38 1-27. 直接數(shù)字式頻率合成器(DDS)設(shè)計實驗(電子設(shè)計競賽賽題)
39 1-28. 嵌入式鎖相環(huán)PLL應(yīng)用實驗
41 1-29. 使用嵌入式鎖相環(huán)的DDS設(shè)計實驗（200MHz超高速 DAC的PLL測試
42 1-30. 基于DDS的數(shù)字移相信號發(fā)生器設(shè)計(電子設(shè)計競賽賽題)
45 1-31. 采用超高速A/D的存儲示波器設(shè)計(含PLL,電子設(shè)計競賽賽題)
46 1-32. 信號采集與頻譜分析電路設(shè)計(電子設(shè)計競賽賽題)
46 1-33. 等精度數(shù)字頻率/相位測試儀設(shè)計實驗(電子設(shè)計競賽賽題)
48 1-34. FPGA與單片機聯(lián)合開發(fā)之isp單片機編程方法
49 1-35. 測相儀設(shè)計(電子設(shè)計競賽賽題)
50 1-36. PS/2鍵盤鼠標(biāo)控制電子琴模塊設(shè)計
50 1-37. PS/2鼠標(biāo)與VGA控制顯示游戲模塊設(shè)計
50 1-38. FPGA_單片機_PC機雙向通信測頻模塊設(shè)計
50 1-39. 10路邏輯分析儀設(shè)計(電子設(shè)計競賽賽題)
51 1-40. IP核：數(shù)控振蕩器NCO應(yīng)用設(shè)計
52 1-41. IP核：FIR數(shù)字濾波器應(yīng)用設(shè)計
53 1-42. IP核：FFT應(yīng)用設(shè)計
53 1-43. IP核：CSC VGA至電視色制互轉(zhuǎn)模塊應(yīng)用設(shè)計
54 1-44. IP核：嵌入式邏輯分析儀SignalTapII調(diào)用
55 1-45. USB與FPGA通信實驗
56 第二章 SOPC/EDA設(shè)計實驗I
56 2-1 用邏輯鎖定優(yōu)化技術(shù)設(shè)計流水線乘法器實驗
57 2-2 用邏輯鎖定優(yōu)化技術(shù)設(shè)計16階數(shù)字濾波器實驗
59 2-3 基于DSP Builder的FIR數(shù)字濾波器設(shè)計實驗
60 2-4 基于DSP Builder的IIR數(shù)字濾波器設(shè)計實驗
60 2-5 基于DSP Builder的DDS與數(shù)字移相信號發(fā)生器設(shè)計實驗
62 2-6 m序列偽隨機序列發(fā)生器設(shè)計實驗
63 2-7 巴克碼檢出器設(shè)計實驗
65 2-8 RS碼編碼器設(shè)計實驗
65 2-9 正交幅度調(diào)制與解調(diào)模型設(shè)計實驗
67 第三章 SOPC/EDA設(shè)計實驗II
67 3-1 基于MATLAB/DSP Builder DSP可控正弦信號發(fā)生器設(shè)計
72 3-2 32位軟核嵌入式處理器系統(tǒng)Nios開發(fā)實驗
73 3-3 設(shè)計一個簡單的SOPC系統(tǒng)
74 3-4 簡單測控系統(tǒng)串口接收程序設(shè)計
74 3-5 GSM短信模塊程序設(shè)計
75 3-6 基于SOPC的秒表程序設(shè)計
77 3-7 Nios Avalon Slave外設(shè)（PWM模塊）設(shè)計
78 3-8 Nios Avalon Slave外設(shè)（數(shù)碼管動態(tài)掃描顯示模塊）設(shè)計
79 3-15 DMA應(yīng)用和俄羅斯方塊游戲設(shè)計
79 第四章 SOPC/EDA設(shè)計實驗III ( NiosII系統(tǒng)設(shè)計 )
79 4-1、建立NIOSII嵌入式處理器硬件系統(tǒng)
87 4-2、NIOSII軟件設(shè)計與運行流程
94 4-3、加入用戶自定義組件設(shè)計
100 4-4、加入用戶自定義指令設(shè)計
103 4-5、FLASH編程下載
104 4-6、設(shè)計DSP處理器功能系統(tǒng)
104 4-7、AM調(diào)制電路設(shè)計
105 第五章 液晶接口實驗
105 5-1 GDM12864A液晶顯示模塊接口開發(fā)
111 5-2 HS162-4液晶顯示模塊與單片機的接口
114 5-3 G240-128A液晶顯示模塊的接口
115 第六章 CPU及其結(jié)構(gòu)組件設(shè)計實驗
115 6-1 復(fù)雜指令CPU設(shè)計
122 6-2 8051/89C51單片機核于FPGA中實現(xiàn)實驗
124 第七章 模擬EDA實驗
124 7-1 模擬EDA實驗及其設(shè)計軟件使用向?qū)В≒AC _Designer使用）
124 7-2 基于ispPAC80的5階精密低通濾波器設(shè)計
126 7-3 基于ispPAC10的直流增益為9的放大器設(shè)計
129 附錄：GW48 EDA/SOPC主系統(tǒng)使用說明
129 第一節(jié)：GW48教學(xué)系統(tǒng)原理與使用介紹，
132 第二節(jié)：實驗電路結(jié)構(gòu)圖
137 第三節(jié)：超高速A/D、D/A板GW-ADDA說明
138 第四節(jié)：步進(jìn)電機和直流電機使用說明
138 第五節(jié)：SOPC適配板使用說明
139 第六節(jié)：GWDVPB電子設(shè)計競賽應(yīng)用板使用說明
141 第七節(jié)：GWCK/PK2/PK3系統(tǒng)萬能接插口與結(jié)構(gòu)圖信號/與芯片引腳對照表
相關(guān)說明：
1. 如您下載的資料不止一份，建議您注冊成為本站會員。會員請登錄后下載。
2. 會員購買金幣50元以下，0.7元/個，50元以上，0.5元/個。具體請看：下載與付款。
3. 會員48小時內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問題，請看常見問題解答。
下載地址：
|
|
|