|
數(shù)字接入系統(tǒng)
|
|
資料類別
|
電子電工畢業(yè)論文（設(shè)計） |
|
|
課程(專業(yè))
|
數(shù)字通信 |
|
關(guān)鍵詞
|
數(shù)字通信|數(shù)字通信 |
|
適用年級
|
大學(xué) |
|
身份要求
|
普通會員 |
|
金 幣
|
60 �。�金幣如何獲得？） |
|
文件格式
|
word |
|
文件大小
|
777K |
|
發(fā)布時間
|
2009-02-15 16:03:00 |
|
預(yù)覽文件
|
無 |
|
下載次數(shù)
|
1 |
| 發(fā)布人 |
kj008 |
內(nèi)容簡介：
課程設(shè)計 數(shù)字接入系統(tǒng)，共47頁，23619字。
引言
高速傳輸系統(tǒng)中低速設(shè)備的接入有著廣泛的應(yīng)用范圍。在環(huán)境監(jiān)控等監(jiān)控網(wǎng)絡(luò)中，被監(jiān)控設(shè)備往往提供RS-232/RS-485/V.10/V.35的通信接口，為了要將這些接口的低速數(shù)據(jù)送往遠端中心，一般常通過DDN專線，基帶MODEM，專用復(fù)接設(shè)備接入高速碼流來實現(xiàn)低速數(shù)據(jù)的傳輸。這些方法各有各的要求和特點。但在專用集成電路、微電子技術(shù)的發(fā)展中，出現(xiàn)了現(xiàn)場可編程邏輯器件（PLD），其中現(xiàn)場可編程門陳列（FPGA）和復(fù)雜可編程邏輯器件（CPLD）等可編程器件在數(shù)字通信中得到廣泛的應(yīng)用。在本論文中，采用PCM編碼原理及FPGA編程技術(shù)實現(xiàn)PCM數(shù)字接入的設(shè)備，可以實現(xiàn)低速速率數(shù)據(jù)透明接入PCM（2M）碼流的任意時隙的傳輸。
在時分制的PCM通信系統(tǒng)中，為了擴大傳輸容量和提高傳輸效率，通常需要把若干低速的數(shù)據(jù)碼流按一定格式合并成為高速的數(shù)據(jù)碼流，從而滿足所要的要求。64kb/s的PCM的接入系統(tǒng)，就是依據(jù)數(shù)字復(fù)接、分接技術(shù)的時分復(fù)用原理，完成數(shù)據(jù)碼流合路和分路的系統(tǒng)。
在設(shè)計64kb/s的PCM數(shù)字接入系統(tǒng)，需完成的任務(wù)有：首先，在FPGA芯片編寫的PCM編碼控制信號下，對語音信號進行PCM編碼；再將64kb/s的PCM數(shù)字信號，經(jīng)過同步復(fù)接，形成2.048M的碼流；在接收端，經(jīng)過同步分接，進而從2.048M的碼流中，恢復(fù)為原始的信號。在系統(tǒng)設(shè)計中，在現(xiàn)場可編程門陣列（FPGA）芯片中，還需完成64kb/s接口的Miller碼的編譯碼、E1基群傳輸HDB3碼的編譯碼 ，時鐘提取、幀同步提取的VHDL程序、時隙控制程序、PCM編譯碼控制信號等功能程序的編寫。從而，完成以PCM模塊作為典型，實現(xiàn)n×64k數(shù)字接入設(shè)備的研制。
......
相關(guān)說明：
1. 如您下載的資料不止一份，建議您注冊成為本站會員。會員請登錄后下載。
2. 會員購買金幣50元以下，0.7元/個，50元以上，0.5元/個。具體請看：下載與付款。
3. 會員48小時內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問題，請看常見問題解答。
下載地址：
|
|
| 相關(guān)畢業(yè)論文（設(shè)計） |
|
|
| 推薦畢業(yè)論文（設(shè)計） |
|
|
|
|
|