|
基于FPGA與MCS51單片機(jī)等精度頻率計的設(shè)計
|
|
資料類別
|
電子電工畢業(yè)論文（設(shè)計） |
|
|
課程(專業(yè))
|
電子信息工程 |
|
關(guān)鍵詞
|
CPLD |等精度頻率測量 |
|
適用年級
|
大學(xué) |
|
身份要求
|
普通會員 |
|
金 幣
|
90 �。�金幣如何獲得？） |
|
文件格式
|
word |
|
文件大小
|
565K |
|
發(fā)布時間
|
2009-04-29 15:10:00 |
|
預(yù)覽文件
|
無 |
|
下載次數(shù)
|
0 |
| 發(fā)布人 |
lcw |
內(nèi)容簡介：
畢業(yè)設(shè)計 基于FPGA與MCS51單片機(jī)等精度頻率計的設(shè)計 共52頁，15924字
摘要：本文討論了基于CPLD/FPGA的可編程邏輯器件，借助單片機(jī)AT89C51；利用標(biāo)準(zhǔn)頻率50MHz—100MHz的周期信號實現(xiàn)系統(tǒng)計數(shù)的等精度測量技術(shù)。同時采用閘門測量技術(shù)完成脈寬，占空比的測量。和傳統(tǒng)的頻率計相比，F(xiàn)PGA的頻率計簡化了電路板的設(shè)計，提高了系統(tǒng)設(shè)計的實現(xiàn)性和可靠性，測頻范圍 0.1Hz～1MHz；測頻精度可達(dá)為0.0001%。
關(guān)鍵詞：CPLD ；VHDL；等精度頻率測量；MAX+plusⅡ；AT89C51
目錄
引言
1 可編程邏輯器件（FPGA）簡介 2
1.1 可編程邏輯器件的基本結(jié)構(gòu) 2
1.2 硬件描述語言—VHDL 2
2 模數(shù)轉(zhuǎn)換原理
2.1 取樣定理 2
2.2 模數(shù)轉(zhuǎn)換過程
2.3 模數(shù)轉(zhuǎn)換類型
2.4 模數(shù)轉(zhuǎn)換精度
2.5 模數(shù)轉(zhuǎn)換芯片ADC0809
2.5.1 ADC0809特性
2.5.2 ADC0809內(nèi)部邏輯結(jié)構(gòu)
3 ADC0809采樣控制電路的設(shè)計 2
3.1 系統(tǒng)設(shè)計方案 2
3.2 硬件電路設(shè)計 2
3.3 軟件設(shè)計 2
3.3.1采樣控制模塊設(shè)計
3.3.2分頻模塊設(shè)計 2
3.3.3 輸出顯示模塊設(shè)計 2
3.3.4 頂層模塊設(shè)計 2
4 系統(tǒng)的功能仿真及分析 2
4.1 采樣控制模塊仿真及分析 2
4.1.1 新建工程 2
4.1.2 新建工程設(shè)計文件 2
4.1.3 綜合 2
4.1.4 仿真 2
4.2 分頻模塊仿真及分析 2
4.3 輸出顯示模塊仿真及分析 2
4.4 頂層模塊仿真及分析 2
5 下載配置設(shè)計 2
5.1 建立用戶約束文件（UCF） 2
5.2 引腳約束 2
6 下載 2
6.1 選擇FPGA下載時鐘 2
6.2 生成FPGA配置文件（BIT文件） 2
6.3 配置器件 2
結(jié)束語 2
參考文獻(xiàn) 2
謝辭 2
相關(guān)說明：
1. 如您下載的資料不止一份，建議您注冊成為本站會員。會員請登錄后下載。
2. 會員購買金幣50元以下，0.7元/個，50元以上，0.5元/個。具體請看：下載與付款。
3. 會員48小時內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問題，請看常見問題解答。
下載地址：
|
|
| 相關(guān)畢業(yè)論文（設(shè)計） |
|
|
| 推薦畢業(yè)論文（設(shè)計） |
|
|
|
|
|