|
多功能電子鐘
|
|
資料類別
|
電子電工畢業(yè)論文（設(shè)計） |
|
|
課程(專業(yè))
|
應(yīng)用電子 |
|
關(guān)鍵詞
|
VHDL語言編程|計時 |
|
適用年級
|
高職 |
|
身份要求
|
普通會員 |
|
金 幣
|
40 （金幣如何獲得？） |
|
文件格式
|
word |
|
文件大小
|
121K |
|
發(fā)布時間
|
2009-05-01 20:10:00 |
|
預(yù)覽文件
|
無 |
|
下載次數(shù)
|
1 |
| 發(fā)布人 |
fc |
內(nèi)容簡介：
課程設(shè)計 多功能電子鐘，共22頁，6440字。
目錄
摘要 2
ABSTRACT 3
一 緒論 4
二 電子鐘的設(shè)計要求及總體設(shè)計步驟 6
2.1設(shè)計要求 6
2.2總體設(shè)計步驟 6
2.2.1 本項(xiàng)設(shè)計建立文件夾 6
2.2.2 輸入設(shè)計項(xiàng)目和存盤 6
2.2.3 搭建電路 7
三 電子鐘綜合設(shè)計 7
3.1電子鐘功能描述........................................................................................................7
3.2 電子鐘電路組成........................................................................................................9
3.3 生成元器件模塊........................................................................................................9
四 仿真過程及分析 15
4.1時序仿真 15
4.2編程下載 17
五 小結(jié) 20
謝辭 21
參考文獻(xiàn) 22
摘要
FPGA(Field Programmable Gate Array)即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種 半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。FPGA的使用非常靈活，同一片F(xiàn)PGA通過不同的編程數(shù)據(jù)可 以產(chǎn)生不同的電路功能。FPGA在通信、數(shù)據(jù)處理、網(wǎng)絡(luò)、儀器、工業(yè)控制、軍事和航空航天等眾多領(lǐng)域得到了廣泛應(yīng)用。隨著功耗和成本的進(jìn)一步降低， FPGA還將進(jìn)入更多的應(yīng)用領(lǐng)域。
本文通過用對一個能實(shí)現(xiàn)定時，時鐘，日歷顯示功能的時間系統(tǒng)的設(shè)計學(xué)習(xí)，詳細(xì)介紹了用FPGA實(shí)現(xiàn)顯示模塊，時鐘運(yùn)算模塊等各個計數(shù)模塊的過程。
關(guān)鍵詞：VHDL語言編程 計時 顯示 觸發(fā)信號 模塊
相關(guān)說明：
1. 如您下載的資料不止一份，建議您注冊成為本站會員。會員請登錄后下載。
2. 會員購買金幣50元以下，0.7元/個，50元以上，0.5元/個。具體請看：下載與付款。
3. 會員48小時內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問題，請看常見問題解答。
下載地址：
|
|
| 相關(guān)畢業(yè)論文（設(shè)計） |
|
|
| 推薦畢業(yè)論文（設(shè)計） |
|
|
|
|
|