|
基于EP3C40的FPGA最小系統(tǒng)設(shè)計(jì)和驗(yàn)證
|
|
資料類別
|
電子電工畢業(yè)論文（設(shè)計(jì)） |
|
|
課程(專業(yè))
|
應(yīng)用電子 |
|
關(guān)鍵詞
|
FPGA|最小系統(tǒng) |
|
適用年級(jí)
|
大學(xué) |
|
身份要求
|
普通會(huì)員 |
|
金 幣
|
80 �。�金幣如何獲得？） |
|
文件格式
|
word |
|
文件大小
|
1667K |
|
發(fā)布時(shí)間
|
2009-05-15 22:45:00 |
|
預(yù)覽文件
|
無 |
|
下載次數(shù)
|
4 |
| 發(fā)布人 |
kj008 |
內(nèi)容簡介：
畢業(yè)設(shè)計(jì) 基于EP3C40的FPGA最小系統(tǒng)設(shè)計(jì)和驗(yàn)證 ，共39頁，8754字，附源程序、總原理圖、實(shí)物圖。
摘 要
本文詳細(xì)介紹了FPGA最小系統(tǒng)電路設(shè)計(jì)和功能驗(yàn)證過程。涉及到FPGA電路設(shè)計(jì)、電路板設(shè)計(jì)、硬件描述語言、數(shù)字系統(tǒng)集成、開發(fā)工具使用、開發(fā)流程等相關(guān)的知識(shí)和技能。
FPGA最小系統(tǒng)包括電源、時(shí)鐘、配置、接口等部分的設(shè)計(jì)；最小系統(tǒng)的功能驗(yàn)證包括鍵盤和LCD控制、總控制、DDS模塊等部分。本文對(duì)上述的部分和模塊進(jìn)行了詳細(xì)的講解，另外介紹了PCB的設(shè)計(jì)和制作。
最后的測試結(jié)果表明，本FPGA最小系統(tǒng)工作正常，DDS時(shí)鐘工作頻率可以運(yùn)行到120MHz以上。
關(guān)鍵詞：可編程邏輯器件；可編程片上系統(tǒng)；直接數(shù)字合成
目 錄
摘 要 I
Abstract II
第一章 緒論 1
1.1 引言 1
1.2 可編程邏輯器件簡介 1
1.3 器件簡介 1
1.4 本課題設(shè)計(jì)要求 2
第二章 最小系統(tǒng)硬件設(shè)計(jì) 3
2.1 系統(tǒng)整體框圖 3
2.2 單元模塊設(shè)計(jì) 3
2.2.1 系統(tǒng)電源 3
2.2.2 時(shí)鐘設(shè)計(jì) 4
2.2.3 AS配置電路設(shè)計(jì) 4
2.2.4 JTAG接口設(shè)計(jì) 5
2.2.5 接口部分設(shè)計(jì) 5
2.2.6 Byteblaster II下載電纜 6
第三章 FPGA最小系統(tǒng)PCB設(shè)計(jì)和制作 7
3.1 PCB布局和布線 7
3.2 PCB的EMC處理 7
3.3 PCB設(shè)計(jì)版圖 7
3.4 PCB制版 8
3.5 PCB焊接 9
第四章 FPGA最小系統(tǒng)功能驗(yàn)證 10
4.1 內(nèi)部邏輯驗(yàn)證方案選擇 10
4.2 內(nèi)部邏輯驗(yàn)證框圖 10
4.3 功能模塊設(shè)計(jì) 11
4.3.1 分頻器設(shè)計(jì) 11
4.3.2 DDS模塊設(shè)計(jì) 12
4.3.3 鍵盤和液晶控制模塊 13
4.3.4 總控制模塊設(shè)計(jì) 14
4.4 頂層功能驗(yàn)證和測試 15
第五章 總結(jié) 17
參考文獻(xiàn) 18
致謝 19
附錄一：最小系統(tǒng)總原理圖 20
附錄二：鍵盤和液晶控制模塊源程序 21
附錄三：總控制模塊源程序 29
附錄四：頂層文件源程序 34
附錄五：最小系統(tǒng)實(shí)物圖 36
相關(guān)說明：
1. 如您下載的資料不止一份，建議您注冊(cè)成為本站會(huì)員。會(huì)員請(qǐng)登錄后下載。
2. 會(huì)員購買金幣50元以下，0.7元/個(gè)，50元以上，0.5元/個(gè)。具體請(qǐng)看：下載與付款。
3. 會(huì)員48小時(shí)內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請(qǐng)用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問題，請(qǐng)看常見問題解答。
下載地址：
|
|
| 相關(guān)畢業(yè)論文（設(shè)計(jì)） |
|
|
| 推薦畢業(yè)論文（設(shè)計(jì)） |
|
|
|
|
|