|
m序列發(fā)生器的VHDL建模與設(shè)計(jì)
|
|
資料類別
|
電子電工畢業(yè)論文（設(shè)計(jì)） |
|
|
課程(專業(yè))
|
電子信息工程 |
|
關(guān)鍵詞
|
m序列發(fā)生器|硬件描述語(yǔ)言 |
|
適用年級(jí)
|
大學(xué) |
|
身份要求
|
普通會(huì)員 |
|
金 幣
|
35 �。�金幣如何獲得？） |
|
文件格式
|
word |
|
文件大小
|
84K |
|
發(fā)布時(shí)間
|
2009-05-15 23:06:00 |
|
預(yù)覽文件
|
無(wú) |
|
下載次數(shù)
|
3 |
| 發(fā)布人 |
kj008 |
內(nèi)容簡(jiǎn)介：
課程設(shè)計(jì) m序列發(fā)生器的VHDL建模與設(shè)計(jì)，共21頁(yè)，6276字
目 錄
一.設(shè)計(jì)前言 1
二.設(shè)計(jì)原理及內(nèi)容 2
2.1 M序列概述 2
2.2設(shè)計(jì)思路及原理 5
三．電路設(shè)計(jì) 9
四.設(shè)計(jì)仿真 10
五.總結(jié)與體會(huì) 10
六.附錄 12
七.參考文獻(xiàn) 13
硬件描述語(yǔ)言VHDL是一種用形式化方法描述數(shù)字電路和系統(tǒng)的語(yǔ)言語(yǔ)利用這種語(yǔ)言，數(shù)字電路系統(tǒng)的設(shè)計(jì)可以從上層到下層（從抽象到具體）逐層描述自己的設(shè)計(jì)思想，用一系列分層次的模塊來表示極其復(fù)雜的數(shù)字系統(tǒng)。然后，利用電子設(shè)計(jì)自動(dòng)化（EDA）工具，逐層進(jìn)行仿真驗(yàn)證，再把其中需要變?yōu)閷?shí)際電路的模塊組合，經(jīng)過自動(dòng)綜合工具轉(zhuǎn)換到門級(jí)電路網(wǎng)表。接下去，再用專用集成電路ASIC或現(xiàn)場(chǎng)可編程門陣列FPGA自動(dòng)布局布線工具，把網(wǎng)表轉(zhuǎn)換為要實(shí)現(xiàn)的具體電路布線結(jié)構(gòu)。
系統(tǒng)硬件的設(shè)計(jì)是從選擇具體元器件開始的，并用這些元器件進(jìn)行邏輯電路設(shè)計(jì)，完成系統(tǒng)各獨(dú)立功能模塊設(shè)計(jì)，然后再將各功能模塊連接起來，完成整個(gè)系統(tǒng)的硬件設(shè)計(jì)。上述過程從最底層開始設(shè)計(jì)，直至到最高層設(shè)計(jì)完畢，故將這種設(shè)計(jì)方法稱為自下而上（Bottom Up）的設(shè)計(jì)方法。所謂硬件描述語(yǔ)言，就是可以描述硬件電路的功能，信號(hào)連接關(guān)系及定時(shí)關(guān)系的語(yǔ)言。它能比電原理圖更有效的表示硬件電路的特性。
實(shí)驗(yàn)要求我們要在MAX+plusII中設(shè)計(jì)各單元電路，便完成其功能仿真和編譯并生成低層模塊，完成頂層設(shè)計(jì)并編譯通過，完成設(shè)計(jì)下載并調(diào)試電路。
相關(guān)說明：
1. 如您下載的資料不止一份，建議您注冊(cè)成為本站會(huì)員。會(huì)員請(qǐng)登錄后下載。
2. 會(huì)員購(gòu)買金幣50元以下，0.7元/個(gè)，50元以上，0.5元/個(gè)。具體請(qǐng)看：下載與付款。
3. 會(huì)員48小時(shí)內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請(qǐng)用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問題，請(qǐng)看常見問題解答。
下載地址：
|
|
| 相關(guān)畢業(yè)論文（設(shè)計(jì)） |
|
|
| 推薦畢業(yè)論文（設(shè)計(jì)） |
|
|
|
|
|