|
西華大學(xué)課程設(shè)計(jì) 簡(jiǎn)易數(shù)字頻率計(jì)
|
|
資料類別
|
電子電工畢業(yè)論文（設(shè)計(jì)） |
|
|
課程(專業(yè))
|
應(yīng)用電子技術(shù) |
|
關(guān)鍵詞
|
應(yīng)用電子技術(shù)|EDA |
|
適用年級(jí)
|
大學(xué) |
|
身份要求
|
普通會(huì)員 |
|
金 幣
|
50 �。�金幣如何獲得？） |
|
文件格式
|
word |
|
文件大小
|
656K |
|
發(fā)布時(shí)間
|
2009-07-12 10:41:00 |
|
預(yù)覽文件
|
無 |
|
下載次數(shù)
|
1 |
| 發(fā)布人 |
fengchan |
內(nèi)容簡(jiǎn)介：
西華大學(xué)課程設(shè)計(jì) 簡(jiǎn)易數(shù)字頻率計(jì)，共25頁，6234字。
目錄
1 引言 1
1.1EDA簡(jiǎn)介 1
1.2數(shù)字頻率計(jì)概述 1
1.3課程設(shè)計(jì)基本要求 2
2 系統(tǒng)設(shè)計(jì)與方案論證 3
2.1設(shè)計(jì)要求 3
2.2數(shù)字頻率計(jì)的基本原理 3
2.3方案比較 3
2.3可編程硬件設(shè)計(jì)流程 5
2.3.1測(cè)頻控制信號(hào)發(fā)生器設(shè)計(jì)要求 5
2.3.2寄存器reg32設(shè)計(jì)要求 6
2.3.3計(jì)數(shù)器的設(shè)計(jì)要求 6
3 數(shù)字系統(tǒng)是設(shè)計(jì) 6
3.1頂層電路原理圖 7
3.2利用Verilog語言和原理圖設(shè)計(jì)各個(gè)模塊 7
3.2.1分頻器模塊 7
3.2.2測(cè)頻控制信號(hào)發(fā)生器模塊 9
3.2.3 32位鎖存器模塊 10
3.2.4十進(jìn)制計(jì)數(shù)器模塊 12
3.2.5 7段譯碼器模塊 13
3.2.6用原理圖描述的模塊 15
4 綜合仿真 17
5 最小系統(tǒng)電路圖 18
5.1整體電路 18
5.1.1時(shí)基電路 19
5.1.2 顯示譯碼器與數(shù)碼管 20
5.2電源電路 20
6 結(jié)束語 22
7 參考資料 23
相關(guān)說明：
1. 如您下載的資料不止一份，建議您注冊(cè)成為本站會(huì)員。會(huì)員請(qǐng)登錄后下載。
2. 會(huì)員購(gòu)買金幣50元以下，0.7元/個(gè)，50元以上，0.5元/個(gè)。具體請(qǐng)看：下載與付款。
3. 會(huì)員48小時(shí)內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請(qǐng)用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問題，請(qǐng)看常見問題解答。
下載地址：
|
|
| 相關(guān)畢業(yè)論文（設(shè)計(jì)） |
|
|
| 推薦畢業(yè)論文（設(shè)計(jì)） |
|
|
|
|
|