|
高速PCB設(shè)計技術(shù)的研究
|
|
資料類別
|
電子電工畢業(yè)論文（設(shè)計） |
|
|
課程(專業(yè))
|
應(yīng)用電子技術(shù) |
|
關(guān)鍵詞
|
高速PCB|工作頻率 |
|
適用年級
|
大學(xué) |
|
身份要求
|
普通會員 |
|
金 幣
|
60 �。�金幣如何獲得？） |
|
文件格式
|
word |
|
文件大小
|
820K |
|
發(fā)布時間
|
2009-09-03 12:00:00 |
|
預(yù)覽文件
|
無 |
|
下載次數(shù)
|
0 |
| 發(fā)布人 |
lj |
內(nèi)容簡介：
畢業(yè)設(shè)計 高速PCB設(shè)計技術(shù)的研究，共24頁，14015字
摘要
在本文中，我主要學(xué)習(xí)了高速PCB的設(shè)計，本文介紹了高速PCB設(shè)計方面的有關(guān)研究。隨著系統(tǒng)設(shè)計復(fù)雜性和集成度的大規(guī)模提高，電子系統(tǒng)設(shè)計師們正在從事100MHZ以上的電路設(shè)計，總線的工作頻率也已經(jīng)達(dá)到或者超過50MHZ，有的甚至超過100MHZ。目前約50%的設(shè)計的時鐘頻率超過50MHz，將近20%的設(shè)計主頻超過120MHz。
當(dāng)系統(tǒng)工作在50MHz時，將產(chǎn)生傳輸線效應(yīng)和信號的完整性問題；而當(dāng)系統(tǒng)時鐘達(dá)到120MHz時，除非使用高速電路設(shè)計知識，否則基于傳統(tǒng)方法設(shè)計的PCB將無法工作。因此，高速電路設(shè)計技術(shù)已經(jīng)成為電子系統(tǒng)設(shè)計師必須采取的設(shè)計手段。只有通過使用高速電路設(shè)計師的設(shè)計技術(shù)，才能實現(xiàn)設(shè)計過程的可控性。
通常認(rèn)為如果數(shù)字邏輯電路的頻率達(dá)到或者超過45MHZ~50MHZ，而且工作在這個頻率之上的電路已經(jīng)占到了整個電子系統(tǒng)一定的份量（比如說１／３），就稱為高速電路。
如今，許多系統(tǒng)設(shè)計中最重要的因素就是速度問題。66MHz到200MHz處理器是很普通的；233-266MHz的處理器也變得輕易就可得到。對于高速度的要求主要來自：
a)要求系統(tǒng)在令用戶感到舒適的、很短時間內(nèi)就能完成復(fù)雜的任務(wù)。
b)元件供應(yīng)商有能力提供高度速的設(shè)備。
設(shè)計高速系統(tǒng)并不僅僅需要高速元件，更需要天才和仔細(xì)的設(shè)計方案。設(shè)備模擬方面的重要性與數(shù)字方面是一樣的。在高速系統(tǒng)中，噪聲問題是一個最基本的考慮。高頻會產(chǎn)生輻射進(jìn)而產(chǎn)生干擾。邊緣極值的速度可以產(chǎn)生振鈴，反射以及串?dāng)_。如果不加抑制的話，這些噪聲會嚴(yán)重?fù)p害系統(tǒng)的性能。
目錄
摘要……………………………………………………………………1
1.電源的設(shè)計…………………………………………………………4
1.1電源分配網(wǎng)絡(luò)作為動力源……………………………………………4
1.1.1阻抗的作用………………………………………………………4
1.1.2電源總線法和電源位面法…………………………………………4
1.1.3線路噪聲過濾……………………………………………………5
1.2電源分配網(wǎng)絡(luò)作為信號回路…………………………………………7
1.2.1自然的信號返回線路……………………………………………7
2.傳輸信號線…………………………………………………………8
2.1傳輸線分類………………………………………………………9
2.2傳輸線布局法則……………………………………………………9
2.2.1避免斷點………………………………………………………9
2.2.2不要使用抽頭和錐形柄……………………………………………10
3.高頻電路中的信號反射及完整性………………………………11
3.1信號完整性概述……………………………………………………11
3.2信號反射噪聲的形成………………………………………………11
3.3端接匹配技術(shù)………………………………………………………12
3.3.1并聯(lián)端接………………………………………………………12
3.3.2串聯(lián)端接………………………………………………………12
4.電磁兼容性及解決方案……………………………………………13
4.1電磁干擾…………………………………………………………13
4.1.1環(huán)路…………………………………………………………13
4.1.2過濾…………………………………………………………14
5.蛇形走線的作用……………………………………………………15
6.PCB設(shè)計中格點的設(shè)置……………………………………………16
7.射頻電路的設(shè)計……………………………………………………17
7.1板材的選擇…………………………………………………………17
7.2元器件的布局………………………………………………………17
7.3布線………………………………………………………………18
8.如何做好PCB板……………………………………………………19
8.1要明確設(shè)計目標(biāo)……………………………………………………19
8.2了解所用元器件的功能對布局布線的要求………………………………20
8.3元器件布局的考慮……………………………………………………20
8.4PCB板的布線技術(shù)……………………………………………………21
致謝……………………………………………………………………23
參考文獻(xiàn)………………………………………………………………24
相關(guān)說明：
1. 如您下載的資料不止一份，建議您注冊成為本站會員。會員請登錄后下載。
2. 會員購買金幣50元以下，0.7元/個，50元以上，0.5元/個。具體請看：下載與付款。
3. 會員48小時內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問題，請看常見問題解答。
下載地址：
|
|
| 相關(guān)畢業(yè)論文（設(shè)計） |
|
|
| 推薦畢業(yè)論文（設(shè)計） |
|
|
|
|
|