|
基于FPGA的非正弦信號(hào)發(fā)生器設(shè)計(jì)
|
|
資料類別
|
電子電工畢業(yè)論文（設(shè)計(jì)） |
|
|
課程(專業(yè))
|
應(yīng)用電子技術(shù) |
|
關(guān)鍵詞
|
現(xiàn)場(chǎng)可編程門陣列（FPGA）|硬件描述語(yǔ)言 |
|
適用年級(jí)
|
高職 |
|
身份要求
|
普通會(huì)員 |
|
金 幣
|
60 �。�金幣如何獲得？） |
|
文件格式
|
word |
|
文件大小
|
228K |
|
發(fā)布時(shí)間
|
2009-12-02 12:12:00 |
|
預(yù)覽文件
|
無(wú) |
|
下載次數(shù)
|
0 |
| 發(fā)布人 |
fengchan |
內(nèi)容簡(jiǎn)介：
畢業(yè)設(shè)計(jì) 基于FPGA的非正弦信號(hào)發(fā)生器設(shè)計(jì)，共44頁(yè)，22716字。
摘要：采用直接數(shù)字頻率合成技術(shù)(DDS)，設(shè)計(jì)實(shí)現(xiàn)一個(gè)頻率可控的非正弦信號(hào)發(fā)生器。經(jīng)過(guò)在對(duì)大量文獻(xiàn)調(diào)研的基礎(chǔ)上，提出符合FPGA結(jié)構(gòu)的非正弦信號(hào)發(fā)生器的設(shè)計(jì)方案并利用MAXPLUSⅡ軟件在ACEX1K系列器件上進(jìn)行實(shí)現(xiàn)。具體的體現(xiàn)了基于VHDL語(yǔ)言的靈活設(shè)計(jì)和修改方式是對(duì)傳統(tǒng)頻率合成實(shí)現(xiàn)方法的一次重要改進(jìn)。FPGA器件作為系統(tǒng)控制的核心，其靈活的現(xiàn)場(chǎng)可更改性，可再配置能力，對(duì)系統(tǒng)的各種改進(jìn)非常方便，在不更改硬件電路的基礎(chǔ)上還可以進(jìn)一步提高系統(tǒng)的性能。
關(guān)鍵詞：現(xiàn)場(chǎng)可編程門陣列（FPGA）；硬件描述語(yǔ)言（VHDL）；非正弦信號(hào)；
......
相關(guān)說(shuō)明：
1. 如您下載的資料不止一份，建議您注冊(cè)成為本站會(huì)員。會(huì)員請(qǐng)登錄后下載。
2. 會(huì)員購(gòu)買金幣50元以下，0.7元/個(gè)，50元以上，0.5元/個(gè)。具體請(qǐng)看：下載與付款。
3. 會(huì)員48小時(shí)內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請(qǐng)用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問題，請(qǐng)看常見問題解答。
下載地址：
|
|
| 相關(guān)畢業(yè)論文（設(shè)計(jì)） |
|
|
| 推薦畢業(yè)論文（設(shè)計(jì)） |
|
|
|
|
|