基于FPGA的出租車(chē)計(jì)費(fèi)器的設(shè)計(jì)與實(shí)現(xiàn)
|
資料類(lèi)別
|
電子電工畢業(yè)論文(設(shè)計(jì)) |
|
課程(專(zhuān)業(yè))
|
電子技術(shù) |
關(guān)鍵詞
|
出租車(chē)計(jì)費(fèi)器|FPGA概況 |
適用年級(jí)
|
大學(xué) |
身份要求
|
普通會(huì)員 |
金 幣
|
70 。金幣如何獲得?) |
文件格式
|
word |
文件大小
|
2674K |
發(fā)布時(shí)間
|
2010-01-11 17:13:00 |
預(yù)覽文件
|
無(wú) |
下載次數(shù)
|
6 |
發(fā)布人 |
zxx010 |
內(nèi)容簡(jiǎn)介:
畢業(yè)設(shè)計(jì) 基于FPGA的出租車(chē)計(jì)費(fèi)器的設(shè)計(jì)與實(shí)現(xiàn) 共73頁(yè),28356字。
目 錄
摘要 3
英文摘要 3
1 緒論 4
1.1 出租車(chē)計(jì)費(fèi)器的歷史發(fā)展及國(guó)內(nèi)外研究概況 4
1.2 FPGA概況及特點(diǎn) 4
1.3 VHDL語(yǔ)言相關(guān)理論介紹 5
1.3.1 VHDL語(yǔ)言概述 5
1.3.2 VHDL與原理圖設(shè)計(jì)比較 6
2 系統(tǒng)概述 7
2.1 EDA實(shí)驗(yàn)系統(tǒng)性能特點(diǎn) 7
2.1.1 系統(tǒng)組成 7
2.1.2 實(shí)驗(yàn)機(jī)結(jié)構(gòu)和工作條件 8
2.2 EDA實(shí)驗(yàn)系統(tǒng)使用實(shí)驗(yàn)?zāi)K 8
2.2.1 輸出指示 8
2.2.2 脈沖源 8
2.2.3 開(kāi)關(guān)設(shè)置 9
2.3 ALTERA器件設(shè)計(jì)說(shuō)明(EPF10K10TC144-4) 9
2.3.1 EPF10K10TC144-4介紹 10
3 出租車(chē)計(jì)費(fèi)器系統(tǒng)的VHDL設(shè)計(jì) 11
3.1 出租車(chē)計(jì)費(fèi)器系統(tǒng)的方案設(shè)計(jì)及論證 11
3.2 出租車(chē)計(jì)費(fèi)器系統(tǒng)內(nèi)部模塊的VHDL設(shè)計(jì) 13
3.2.1 信號(hào)輸入模塊 14
3.2.2 數(shù)據(jù)轉(zhuǎn)換模塊 14
3.2.3 動(dòng)態(tài)掃描模塊 15
3.2.4 片選信號(hào)產(chǎn)生模塊 16
3.2.5 數(shù)碼管顯示模塊 17
4 系統(tǒng)仿真/硬件驗(yàn)證 18
4.1 MAX+plus II軟件相關(guān)理論介紹 18
4.1.1 MAX+plus II的功能及特點(diǎn) 18
4.1.2 使用MAX+PLUSⅡ開(kāi)發(fā)可編程邏輯器件的基本步驟 18
4.2 系統(tǒng)仿真 19
4.2.1 頂層設(shè)計(jì) 19
4.2.2 信號(hào)輸入模塊 20
4.2.3 數(shù)據(jù)轉(zhuǎn)換模塊 20
4.2.4 顯示模塊 20
5 結(jié)論與展望拓展 21
5.1 系統(tǒng)硬件說(shuō)明 21
5.2 系統(tǒng)設(shè)計(jì)分析及技巧 21
5.3 系統(tǒng)思路擴(kuò)展 22
5.4 展望拓展 22
5.5 小結(jié) 22
參考文獻(xiàn) 23
附錄: 24
1 作品照片 24
2 EDA適配卡信號(hào)表(EPF10K10TC144-4) 24
3 底層各模塊VHDL程序 26
相關(guān)說(shuō)明:
1. 如您下載的資料不止一份,建議您注冊(cè)成為本站會(huì)員。會(huì)員請(qǐng)登錄后下載。
2. 會(huì)員購(gòu)買(mǎi)金幣50元以下,0.7元/個(gè),50元以上,0.5元/個(gè)。具體請(qǐng)看:下載與付款。
3. 會(huì)員48小時(shí)內(nèi)下載同一文件,不重復(fù)扣金幣。
4. 下載后請(qǐng)用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問(wèn)題,請(qǐng)看常見(jiàn)問(wèn)題解答。
下載地址:
|
|
相關(guān)畢業(yè)論文(設(shè)計(jì)) |
|
推薦畢業(yè)論文(設(shè)計(jì)) |
|
|
|
|