|
畢業(yè)設(shè)計(jì)論文 基于DDS調(diào)頻系統(tǒng)設(shè)計(jì)
|
|
資料類別
|
電子電工畢業(yè)論文（設(shè)計(jì)） |
|
|
課程(專業(yè))
|
電子電工 |
|
關(guān)鍵詞
|
數(shù)字調(diào)制|MATLAB |
|
適用年級(jí)
|
大學(xué) |
|
身份要求
|
普通會(huì)員 |
|
金 幣
|
60 �。�金幣如何獲得？） |
|
文件格式
|
word |
|
文件大小
|
680K |
|
發(fā)布時(shí)間
|
2010-06-11 09:11:00 |
|
預(yù)覽文件
|
無 |
|
下載次數(shù)
|
0 |
| 發(fā)布人 |
shenhankun |
內(nèi)容簡介：
畢業(yè)設(shè)計(jì)論文 基于DDS調(diào)頻系統(tǒng)設(shè)計(jì),共41頁，17803字
摘 要
直接數(shù)字合成技術(shù)(DDS)隨著專用芯片的大量出現(xiàn)而得到廣泛的應(yīng)用�，F(xiàn)代數(shù)字通信所用的信號(hào)調(diào)制，也由于DDS技術(shù)的出現(xiàn)而變得相對(duì)簡單。本文介紹了直接數(shù)字頻率合成的特點(diǎn)，特別是對(duì)DDS技術(shù)應(yīng)用于信號(hào)的調(diào)制作了詳細(xì)的論述。通過對(duì)DDS工作原理的分析，結(jié)合CPLD、FPGA等技術(shù)，詳細(xì)介紹了包括FM、AM、PM等調(diào)制技術(shù)在內(nèi)的多種調(diào)制方法的具體實(shí)現(xiàn)。并在闡述DDS工作原理的基礎(chǔ)上，對(duì)DDS信號(hào)合成的計(jì)數(shù)機(jī)理和DDS信號(hào)的調(diào)制原理進(jìn)行了理論分析，并推導(dǎo)出了一系列科學(xué)可靠的數(shù)學(xué)表達(dá)式。利用CPLD、FPGA等技術(shù)，設(shè)計(jì)了多種切實(shí)可行的DDS數(shù)字調(diào)制方案；在理論上得出了數(shù)字調(diào)制的運(yùn)行方案。運(yùn)用QUARTUSII 和MATLAB等軟件成功的對(duì)各種調(diào)制信號(hào)進(jìn)行了模擬仿真。通過調(diào)查研究和實(shí)際運(yùn)用分析，得出了實(shí)現(xiàn)信號(hào)調(diào)制的有效方法，正因?yàn)槎鄶?shù)商用DDS芯片不具備LFM調(diào)制功能,盡管有些雖然具備這一功能,但分辨率不能滿足要求,或者頻率變化速度較低。而本文所采用FPGA實(shí)現(xiàn)的DDS電路，功能可根據(jù)用戶需要設(shè)計(jì),滿足用戶對(duì)特殊功能的要求。另外,由于FPGA的多樣性,利用FPGA實(shí)現(xiàn)的DDS專用電路,與商用DDS芯片相比,可在封裝形式、溫度等級(jí)、引腳排列方面有更大的選擇余地。同時(shí),還可包括其它一些所需功能,而且能簡化控制及接口,這對(duì)于系統(tǒng)緊湊性、工作可靠性、使用靈活性等會(huì)帶來很多好處,有利于提高系統(tǒng)整體性能。
關(guān)鍵詞：數(shù)字調(diào)制；頻率調(diào)制；相位調(diào)制；幅度調(diào)制；MATLAB；QUARTUSII
目 錄
第一章 引言 3
1.1 研究背景 3
1.2 研究目的 4
第二章 DDS原理及應(yīng)用 6
2.1 DDS的基本工作原理 6
2.2 DDS的特點(diǎn) 6
2.3 DDS在通信中的應(yīng)用 8
第三章 DDS專用芯片AD9852 9
3.1 AD9852簡介 9
3.2 DDS調(diào)制技術(shù)發(fā)展優(yōu)勢與不足 9
第四章 DDS信號(hào)的調(diào)制原理 10
4.1 DDS調(diào)頻信號(hào)的基本原理 10
4.2 DDS調(diào)頻設(shè)計(jì)原理 11
4.3 DDS調(diào)幅設(shè)計(jì)原理 12
4.4 DDS調(diào)相設(shè)計(jì)原理 13
4.5 DDS信號(hào)調(diào)制實(shí)現(xiàn)方案 14
第五章 結(jié)合CPLD/FPGA的數(shù)字調(diào)制實(shí)現(xiàn) 16
5.1 CPLD/FPGA原理簡介 16
5.2 數(shù)字調(diào)制的性能特點(diǎn) 17
5.3 DDS技術(shù)結(jié)合CPLD實(shí)現(xiàn)信號(hào)的數(shù)字調(diào)制 19
5.4 基于FPGA的DDS專用電路設(shè)計(jì)實(shí)現(xiàn) 20
第六章 軟件設(shè)計(jì)及仿真部分 23
6.1 QUARTUSII簡介 23
6.2 圖形用戶界面設(shè)計(jì)流程 23
6.3 QUARTUSII軟件設(shè)計(jì)總流程 26
6.4 QUARTUSII 環(huán)境下軟件設(shè)計(jì)及模擬仿真 27
6.5 調(diào)制電路的軟件實(shí)現(xiàn)（MATLAB） 31
6.5.1 MATLAB仿真程序 31
6.5.2 DDS信號(hào)仿真實(shí)驗(yàn)圖 36
第七章 總結(jié) 39
致 謝 40
參考文獻(xiàn) 41
相關(guān)說明：
1. 如您下載的資料不止一份，建議您注冊(cè)成為本站會(huì)員。會(huì)員請(qǐng)登錄后下載。
2. 會(huì)員購買金幣50元以下，0.7元/個(gè)，50元以上，0.5元/個(gè)。具體請(qǐng)看：下載與付款。
3. 會(huì)員48小時(shí)內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請(qǐng)用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問題，請(qǐng)看常見問題解答。
下載地址：
|
|
| 相關(guān)畢業(yè)論文（設(shè)計(jì)） |
|
|
| 推薦畢業(yè)論文（設(shè)計(jì)） |
|
|
|
|
|