|
2005年全國大學(xué)生電子設(shè)計競賽設(shè)計報告——集成運(yùn)放參數(shù)測試儀 國家一等獎 山東大學(xué)
|
|
資料類別
|
電子電工畢業(yè)論文（設(shè)計） |
|
|
課程(專業(yè))
|
電工電子 |
|
關(guān)鍵詞
|
電子|設(shè)計競賽|設(shè)計報告|單工無線|呼叫系統(tǒng) |
|
適用年級
|
本科 |
|
身份要求
|
普通會員 |
|
金 幣
|
50 �。�金幣如何獲得？） |
|
文件格式
|
pdf |
|
文件大小
|
338K |
|
發(fā)布時間
|
2010-07-14 17:36:00 |
|
預(yù)覽文件
|
無 |
|
下載次數(shù)
|
0 |
| 發(fā)布人 |
鳳舞九天jl |
內(nèi)容簡介：
ABSTRACT
This system refers to the design framework of On-Chip-System and applies thecombined method of FPGA and SPCE016A. In the system, SPCE061A MCU is usedas the core for course controlling and tasks attempering, the FPGA is used as the BUSfor periphery expanding and inside self-building system, and address fully coding.FPGA has DDS controller. SPCE061A transfers Sine table to the memory of FPGA byBUS. Then DDS controller auto cycle scanning by enactment frequency, generatinghigh precision high stable 5Hz measure signal. This signal uses 30MHz systemclock of FPGA and external PLL (FPGA is FLEX10K10 ,which has no insidePLL ),producing high stable signal .Amplifier parameter measurement refers toGB3412-82.Measurement of low frequency uses ADC by high speed sampling ,thentakes method of DSP .Measurement of high frequency uses ture RMS-TO-DCConvertor .ADC is 10bit which is inside of the MCU .SPCE061A fulfills userinterface(keyboard、LCD、printer),AD and parameter measure, and communicating
with PC. PC realizes sending instruction ,communicating with MCU and storing、
displaying、statistic data.
Keyword Parameter Measurement Operational Amplifier DDS FPGA SPCE061A DSP
一、方案比較設(shè)計與論證
（一）測量電路模塊
1．測試信號源部分：
方案一：利用傳統(tǒng)的模擬分立元件或單片壓控函數(shù)發(fā)生器MAX038，可產(chǎn)生三角波、方波、正弦波，通過調(diào)整外圍元件可以改變輸出頻率、幅度，但采用模擬器件由于元件分散性太大，即使用單片函數(shù)發(fā)生器，參數(shù)也與外部元件有關(guān)，外接電阻電容對參數(shù)影響很大，因而產(chǎn)生的頻率穩(wěn)定度較差、精度低、抗干擾能力差、成本也較高。
方案二：采用鎖相式頻率合成方案。鎖相式頻率合成是將一個高穩(wěn)定度和高精度的標(biāo)準(zhǔn)頻率經(jīng)過運(yùn)算，產(chǎn)生同樣穩(wěn)定度和精確度的大量離散頻率的技術(shù)，他在一定程度上滿足了既要頻率穩(wěn)定精確，又要在大范圍內(nèi)變化的矛盾。但其波形幅度穩(wěn)定度較差，在低頻內(nèi)波形不理想。
方案三：采用DDS 技術(shù)。DDS 以Nyquist 時域采樣定理為基礎(chǔ)，在時域內(nèi)進(jìn)行頻率合成，其相位、幅度都可以實(shí)現(xiàn)程控，而且用FPGA 來實(shí)現(xiàn)非常簡單。在這里我們只需要一個5Hz 的單一穩(wěn)定頻率，要求其頻率，幅度穩(wěn)定。
綜合考慮，我們采用方案三，實(shí)現(xiàn)了高精度，高穩(wěn)定度的5Hz 測試信號源。
相關(guān)說明：
1. 如您下載的資料不止一份，建議您注冊成為本站會員。會員請登錄后下載。
2. 會員購買金幣50元以下，0.7元/個，50元以上，0.5元/個。具體請看：下載與付款。
3. 會員48小時內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問題，請看常見問題解答。
下載地址：
|
|
| 相關(guān)畢業(yè)論文（設(shè)計） |
|
|
| 推薦畢業(yè)論文（設(shè)計） |
|
|
|
|
|