|
08年電子論文大賽論文 函數(shù)信號發(fā)生器制作
|
|
資料類別
|
電子電工畢業(yè)論文（設(shè)計） |
|
|
課程(專業(yè))
|
電子技術(shù) |
|
關(guān)鍵詞
|
NiosⅡ|SOPC |
|
適用年級
|
大學(xué) |
|
身份要求
|
普通會員 |
|
金 幣
|
20 �。�金幣如何獲得？） |
|
文件格式
|
word |
|
文件大小
|
257K |
|
發(fā)布時間
|
2010-09-09 15:34:00 |
|
預(yù)覽文件
|
無 |
|
下載次數(shù)
|
1 |
| 發(fā)布人 |
zxx010 |
內(nèi)容簡介：
08年電子論文大賽論文 函數(shù)信號發(fā)生器制作 共67頁，2018字。
摘要：本設(shè)計運用了基于NiosⅡ嵌入式處理器的SOPC技術(shù)，設(shè)計完成了函數(shù)信號發(fā)生器系統(tǒng)。本系統(tǒng)的DDS 信號發(fā)生部分由FPGA最小系統(tǒng)加DAC904構(gòu)成，控制與信息顯示部分由單片機最小系統(tǒng)加鍵盤，液晶顯示器構(gòu)成。單片機接受鍵盤指令通過串口將控制字，發(fā)送到FPGA內(nèi)部的NIOSII處理器，由NIOS處理器來控制FPGA內(nèi)部的信號發(fā)生部分實現(xiàn)各項功能。本系統(tǒng)充分利用了EDA開發(fā)工具與FPGA內(nèi)部資源，提高了系統(tǒng)的穩(wěn)定性和抗干擾能力，得到很好的輸出效果。
關(guān)鍵字：NiosⅡ；SOPC；FPGA; DAC904；EDA;LCD。
目 錄
一． 整體方案論證與確定••••••••••••••••••••4
二． 理論分析與計算••••••••••••••••••••••5
三． 主要功能電路設(shè)計•••••••••••••••••••••6
四． 系統(tǒng)軟件設(shè)計•••••••••••••••••••••••12
五． 測試結(jié)果與分析••••••••••••••••••••••13
六． 結(jié)論•••••••••••••••••••••••••••15
附錄••••••••••••••••••••••••••••••16
參考文獻••••••••••••••••••••••••••••22
相關(guān)說明：
1. 如您下載的資料不止一份，建議您注冊成為本站會員。會員請登錄后下載。
2. 會員購買金幣50元以下，0.7元/個，50元以上，0.5元/個。具體請看：下載與付款。
3. 會員48小時內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問題，請看常見問題解答。
下載地址：
|
|
| 相關(guān)畢業(yè)論文（設(shè)計） |
|
|
| 推薦畢業(yè)論文（設(shè)計） |
|
|
|
|
|