|
FPGA在通信中的應(yīng)用開發(fā)
|
|
資料類別
|
電子電工畢業(yè)論文（設(shè)計(jì)） |
|
|
課程(專業(yè))
|
計(jì)算機(jī)通信 |
|
關(guān)鍵詞
|
通信|糾錯(cuò)碼 |
|
適用年級(jí)
|
大學(xué) |
|
身份要求
|
普通會(huì)員 |
|
金 幣
|
60 （金幣如何獲得？） |
|
文件格式
|
word |
|
文件大小
|
604K |
|
發(fā)布時(shí)間
|
2010-10-30 10:46:00 |
|
預(yù)覽文件
|
無 |
|
下載次數(shù)
|
0 |
| 發(fā)布人 |
zxx010 |
內(nèi)容簡(jiǎn)介：
西南交通大學(xué)本科畢業(yè)設(shè)計(jì) FPGA在通信中的應(yīng)用開發(fā) 共58頁，26284字。
摘 要
通信系統(tǒng)能夠可靠、高效地傳輸信息始終是通信工作追求的日標(biāo)。數(shù)據(jù)傳輸系統(tǒng)的設(shè)計(jì)，要保證傳輸?shù)目煽啃�，降低通信設(shè)備的發(fā)射功率，減小體積，因此在基帶處理單兒中進(jìn)行差錯(cuò)控制設(shè)計(jì)具有非常重要的意義。糾錯(cuò)碼技術(shù)在現(xiàn)在和以后的各種通信系統(tǒng)，如衛(wèi)星通信、微波通信中都有廣泛的應(yīng)用空間，它的使用能夠提高系統(tǒng)的性能。基于FPGA的數(shù)據(jù)傳輸系統(tǒng)基帶處理單元具有體積小、功耗低、集成度高、可軟件升級(jí)、抗干擾能力強(qiáng)的特點(diǎn)，符合未來通信技術(shù)發(fā)展的方向。
本文首先介紹了糾錯(cuò)碼及幾種常見編譯碼的原理與運(yùn)用。然后介紹了系統(tǒng)開發(fā)與設(shè)計(jì)環(huán)境，最后著重介紹卷積碼中的(3,1,2)卷積碼編碼器和（2,1,1）卷積碼解碼器的VHDL實(shí)現(xiàn)以及5B6B碼編解碼器的VHDL實(shí)現(xiàn)，最終都運(yùn)用Quartus II軟件進(jìn)行編譯，仿真。將通過仿真的VHDL程序下載到FPGA芯片上，取得了較為滿意的結(jié)果。驗(yàn)證所設(shè)計(jì)的譯碼器性能可靠，編譯碼功能正確。相信FPGA技術(shù)的發(fā)展也將極大推動(dòng)通信行業(yè)的進(jìn)步。
關(guān)鍵詞：FPGA ；通信 ；糾錯(cuò)碼 ；VHDL
摘 要 V
Abstract VI
第1章 緒 論 1
1.1 課題研究背景 1
1.2 數(shù)字通信系統(tǒng)的組成和信道編碼理論 2
1.3 本論文主要內(nèi)容和結(jié)構(gòu) 3
第2章 糾錯(cuò)碼 5
2.1 糾錯(cuò)編碼分類 5
2.2 線性分組碼 7
2.2.1 一致檢驗(yàn)矩陣 8
2.3 BCH碼 8
2.4 RS碼 8
2.4.1 RS碼的編碼方法 9
2.4.2 RS碼的性能 9
2.5 Turbo碼 11
2.5.1 Turbo碼簡(jiǎn)介 11
2.5.2 Turbo碼的基本構(gòu)造 12
2.5.3 Turbo 譯碼 13
2.5.4 Turbo碼的性能 14
2.5.5 Turbo碼的改進(jìn)及應(yīng)用 15
2.6 卷積碼 16
2.6.1 卷積碼簡(jiǎn)介 16
2.6.2 卷積碼的編譯碼原理 17
第三章 系統(tǒng)開發(fā)與設(shè)計(jì)環(huán)境介紹 19
3.1 硬件介紹 19
3.1.1 可編程ASIC的概述 19
3.1.1 FPGA概述 20
3.1.2 FPGA的起源 20
3.1.3 FPGA應(yīng)用及發(fā)展 21
3.1.4 FPGA特點(diǎn)與優(yōu)勢(shì) 22
3.2 軟件介紹 23
3.2.1 Verilog HDL介紹 23
3.2.2 EDA開發(fā)工具介紹 24
3.2.3 基于VHDL的FPGA的設(shè)計(jì)方法 26
3.2.4 VHDL的語法簡(jiǎn)介 27
3.2.5 FPGA設(shè)計(jì)開發(fā)流程圖 30
第四章 卷積碼編解碼器的VHDL 實(shí)現(xiàn) 31
4.1 (3,1,2)卷積碼編碼器的結(jié)構(gòu) 31
4.2 （2,1,1）卷積碼解碼器的結(jié)構(gòu) 31
4.3 卷積碼編解碼器的VHDL 設(shè)計(jì) 32
4.3.1 卷積碼編碼器的VHDL 實(shí)現(xiàn) 32
4.3.2 卷積碼解碼器的VHDL 實(shí)現(xiàn) 34
第五章 5B6B碼編解碼器的VHDL實(shí)現(xiàn) 37
5.1 5B6B編碼簡(jiǎn)介 37
5.2 mBnB碼編碼原理 37
5.3 5B6B碼編碼器的VHDL 實(shí)現(xiàn) 38
5.3.1 程序設(shè)計(jì) 38
5.3.1 仿真 40
5.4 5B6B碼解碼器的VHDL 實(shí)現(xiàn) 40
5.4.1 程序設(shè)計(jì) 40
5.4.2 仿真 42
第六章 結(jié)論和展望 43
致 謝 44
參考文獻(xiàn) 45
相關(guān)說明：
1. 如您下載的資料不止一份，建議您注冊(cè)成為本站會(huì)員。會(huì)員請(qǐng)登錄后下載。
2. 會(huì)員購買金幣50元以下，0.7元/個(gè)，50元以上，0.5元/個(gè)。具體請(qǐng)看：下載與付款。
3. 會(huì)員48小時(shí)內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請(qǐng)用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問題，請(qǐng)看常見問題解答。
下載地址：
|
|
| 相關(guān)畢業(yè)論文（設(shè)計(jì)） |
|
|
| 推薦畢業(yè)論文（設(shè)計(jì)） |
|
|
|
|
|