|
基于FPGA的信號發(fā)生器設計論文
|
|
資料類別
|
電子電工畢業(yè)論文（設計） |
|
|
課程(專業(yè))
|
電子 |
|
關(guān)鍵詞
|
信號發(fā)生器|FPGA |
|
適用年級
|
大學 |
|
身份要求
|
普通會員 |
|
金 幣
|
40 �。�金幣如何獲得？） |
|
文件格式
|
word |
|
文件大小
|
383K |
|
發(fā)布時間
|
2010-11-23 11:42:00 |
|
預覽文件
|
無 |
|
下載次數(shù)
|
3 |
| 發(fā)布人 |
zxx010 |
內(nèi)容簡介：
畢業(yè)設計 基于FPGA的信號發(fā)生器設計論文 共26頁，8249字。
目 錄
摘 要 2
1 前 言 3
2 設計方案 5
2.1 總體設計思路 5
2.2 方案論證 6
2.2.1方案一 6
2.2.2方案二 6
2.2.3方案三 6
2.3 方案確定 7
3 軟件設計 8
3.1 波形產(chǎn)生模塊 8
3.1.1正弦波 8
3.1.2 矩形波 10
3.1.3 三角波 10
3.1.4 基波 11
3.1.5諧波的產(chǎn)生 11
3.1.6 波形模塊圖 11
3.2 頻率控制模塊 11
3.3 選擇波形模塊 11
3.4 分頻器模塊 13
3.4.1 設計思路 13
3.4.2 VHDL實現(xiàn) 13
3.4.3 分頻值計算 14
4 硬件電路設計 15
4.1 硬件設計注意事項 15
4.2濾波電路 15
4.3 幅度控制電路 16
4.4 FPGA器件引腳分配 16
4.5 硬件電路實現(xiàn) 17
5 調(diào) 試 18
5.1設計及仿真調(diào)試使用設備 18
5.2 調(diào)試方法 18
5.2.1 硬件調(diào)試 18
5.2.2 軟件調(diào)試 18
5.2.3 綜合調(diào)試 18
5.3 調(diào)試結(jié)果 19
5.3.1 軟件仿真結(jié)果及分析 19
5.3.2 綜合調(diào)試結(jié)果 21
6 結(jié) 論 24
致謝辭 25
參考文獻 26
附 錄 27
摘 要
本次設計課題為應用VHDL語言及MAX+PLUS II軟件提供的原理圖輸入設計功能，結(jié)合電子線路的設計加以完成一個可應用于數(shù)字系統(tǒng)開發(fā)或?qū)嶒灂r做輸入脈沖信號或基準脈沖信號用的信號發(fā)生器，它具結(jié)構(gòu)緊湊，性能穩(wěn)定，設計結(jié)構(gòu)靈活，方便進行多功能組合的特點，經(jīng)濟實用，成本低廉。具有產(chǎn)生三種基本波形脈沖信號（正弦波、矩形波和三角波），以及三次（及三次以下）諧波與基波的線性組合脈沖波形輸出，且單脈沖輸出脈寬及連續(xù)脈沖輸出頻率可調(diào)，范圍從100HZ到1kHZ,步進為100HZ；幅度可調(diào)，從0到5伏，步進為0.1V。
關(guān)鍵詞：信號發(fā)生器， FPGA，EDA，VHDL語言。
相關(guān)說明：
1. 如您下載的資料不止一份，建議您注冊成為本站會員。會員請登錄后下載。
2. 會員購買金幣50元以下，0.7元/個，50元以上，0.5元/個。具體請看：下載與付款。
3. 會員48小時內(nèi)下載同一文件，不重復扣金幣。
4. 下載后請用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問題，請看常見問題解答。
下載地址：
|
|
| 相關(guān)畢業(yè)論文（設計） |
|
|
| 推薦畢業(yè)論文（設計） |
|
|
|
|
|