|
基于CPLD的數(shù)字跑表
|
|
資料類別
|
電子電工畢業(yè)論文（設計） |
|
|
課程(專業(yè))
|
嵌入式系統(tǒng) |
|
關鍵詞
|
數(shù)字跑表|CPLD |
|
適用年級
|
大學 |
|
身份要求
|
普通會員 |
|
金 幣
|
35 （金幣如何獲得？） |
|
文件格式
|
word |
|
文件大小
|
466K |
|
發(fā)布時間
|
2011-01-14 14:39:00 |
|
預覽文件
|
無 |
|
下載次數(shù)
|
1 |
| 發(fā)布人 |
kj008 |
內(nèi)容簡介：
課程設計 基于CPLD的數(shù)字跑表，正文共20頁，3064字。
CPLD為復雜可編程邏輯器件，通過EDA技術對其進行編程，可將一個較復雜的數(shù)字系統(tǒng)集成于一個芯片中，制成專用集成電路芯片，并可隨時在系統(tǒng)修改其邏輯功能。有關知識可參見相關教材或參考書。
一．設計內(nèi)容
1. 設計制作一塊體育比賽的數(shù)字秒表專用芯片；
2. 能準確計時并顯示；
3. 開機顯示00.00.000；
4. 用戶可隨時清零、暫停、計時；
5. 最大計時59分59.999秒，最小精確到0.001秒；
二、設計要求：
1、 設計思路清晰，給出整體設計框圖；
2、 在QUARTUSⅡ中設計各單元電路，完成其功能仿真和編譯并生成低層模塊；
3、 在QUARTUSⅡ中完成頂層設計并編譯通過；
4、 在QUARTUSⅡ中完成設計下載并調(diào)試電路；
5、 寫出設計報告；
目 錄
1 設計總體思路 6
2 基本原理 7
2.1 三千分頻器設計 7
2.2 計數(shù)器的設計 8
2.3 片選模塊設計 11
2.4 掃描模塊設計 13
3 單元電路設計 16
3.1 記數(shù)模塊單元電路 16
3.2 掃描電路 17
4 總結與體會 18
5 附錄 19
6 參考文獻 20
相關說明：
1. 如您下載的資料不止一份，建議您注冊成為本站會員。會員請登錄后下載。
2. 會員購買金幣50元以下，0.7元/個，50元以上，0.5元/個。具體請看：下載與付款。
3. 會員48小時內(nèi)下載同一文件，不重復扣金幣。
4. 下載后請用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問題，請看常見問題解答。
下載地址：
|
|
| 相關畢業(yè)論文（設計） |
|
|
| 推薦畢業(yè)論文（設計） |
|
|
|
|
|