|
利用FPGA實(shí)現(xiàn)8路模擬信號(hào)源和8路數(shù)字信號(hào)源
|
|
資料類別
|
電子電工畢業(yè)論文（設(shè)計(jì)） |
|
|
課程(專業(yè))
|
信號(hào)處理 |
|
關(guān)鍵詞
|
模擬信號(hào)源|數(shù)字信號(hào)源 |
|
適用年級(jí)
|
大學(xué) |
|
身份要求
|
普通會(huì)員 |
|
金 幣
|
40 �。�金幣如何獲得？） |
|
文件格式
|
word |
|
文件大小
|
743K |
|
發(fā)布時(shí)間
|
2011-04-18 18:21:00 |
|
預(yù)覽文件
|
無(wú) |
|
下載次數(shù)
|
1 |
| 發(fā)布人 |
kj008 |
內(nèi)容簡(jiǎn)介：
課程設(shè)計(jì) 利用FPGA實(shí)現(xiàn)8路模擬信號(hào)源和8路數(shù)字信號(hào)源，正文共30頁(yè)，8690字，附：系統(tǒng)原理圖及PCB版圖、VHDL代碼
本課題的設(shè)計(jì)指標(biāo)是：
利用可編程邏輯器件實(shí)現(xiàn)模擬信號(hào)源、數(shù)字信號(hào)源的輸出，要求完成樣機(jī)及測(cè)試要求。
1、8路模擬信號(hào)輸出的要求：輸出的8路模擬量范圍是-10V～+10V，頻率按10HZ遞增；
2、8路數(shù)字信號(hào)的輸出要求：輸出的8路數(shù)字量是按2分頻遞增的二進(jìn)制數(shù)據(jù)的輸出。
本論文的主要工作是設(shè)計(jì)利用FPGA實(shí)現(xiàn)的8路模擬信號(hào)源和8路數(shù)字信號(hào)源。
第一章簡(jiǎn)要介紹了信號(hào)源的發(fā)展現(xiàn)狀以及設(shè)計(jì)它的技術(shù)背景；
第二章簡(jiǎn)要介紹了系統(tǒng)綜述；
第三章簡(jiǎn)要介紹了系統(tǒng)的硬件電路；
第四章簡(jiǎn)要介紹了系統(tǒng)的仿真軟件與VHDL程序的設(shè)計(jì)；
第五章簡(jiǎn)要介紹了硬件實(shí)物與調(diào)試過(guò)程中所遇的問(wèn)題。
相關(guān)說(shuō)明：
1. 如您下載的資料不止一份，建議您注冊(cè)成為本站會(huì)員。會(huì)員請(qǐng)登錄后下載。
2. 會(huì)員購(gòu)買(mǎi)金幣50元以下，0.7元/個(gè)，50元以上，0.5元/個(gè)。具體請(qǐng)看：下載與付款。
3. 會(huì)員48小時(shí)內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請(qǐng)用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問(wèn)題，請(qǐng)看常見(jiàn)問(wèn)題解答。
下載地址：
|
|
| 相關(guān)畢業(yè)論文（設(shè)計(jì)） |
|
|
| 推薦畢業(yè)論文（設(shè)計(jì)） |
|
|
|
|
|