|
函數(shù)信號發(fā)生器(正弦、方波、三角波、鋸齒波)
|
|
資料類別
|
電子電工畢業(yè)論文（設(shè)計(jì)） |
|
|
課程(專業(yè))
|
EDA技術(shù) |
|
關(guān)鍵詞
|
函數(shù)信號發(fā)生器|正弦 |
|
適用年級
|
大學(xué) |
|
身份要求
|
普通會員 |
|
金 幣
|
40 （金幣如何獲得？） |
|
文件格式
|
word |
|
文件大小
|
241K |
|
發(fā)布時間
|
2011-09-18 16:10:00 |
|
預(yù)覽文件
|
無 |
|
下載次數(shù)
|
4 |
| 發(fā)布人 |
kj008 |
內(nèi)容簡介：
畢業(yè)設(shè)計(jì) 函數(shù)信號發(fā)生器(正弦、方波、三角波、鋸齒波)，正文共13頁，3137字。
一、引言
隨著基于CPLD的EDA技術(shù)的發(fā)展和應(yīng)用領(lǐng)域的擴(kuò)大與深入，EDA技術(shù)在電子信息、通信、自動控制及計(jì)算機(jī)等領(lǐng)域的重要性日益突出。作為一個學(xué)電子信息專業(yè)的學(xué)生，我們必須不斷地去了解更多的新產(chǎn)品信息，這就更加要求我們對EDA有個全面的認(rèn)識。信號發(fā)生器在我們的日常中有很重要的應(yīng)用，用VHDL語言去實(shí)現(xiàn)設(shè)計(jì)將會使我們對本學(xué)科知識可以更好地掌握。
本設(shè)計(jì)是一個基于VHDL的采用自頂向下設(shè)計(jì)方法實(shí)現(xiàn)的信號發(fā)生器，該設(shè)計(jì)方法具有外圍電路簡單，程序修改靈活和調(diào)試容易等特點(diǎn)，并通過計(jì)算機(jī)仿真和實(shí)驗(yàn)證明了設(shè)計(jì)的正確性。
二、設(shè)計(jì)目標(biāo)
1、 可產(chǎn)生方波、三角波、正弦波、及鋸齒波幾種波形(頻率可調(diào),一個波形周期不少于64點(diǎn))，利用DAC0832輸出，用示波器觀察。
2、 具有波形選擇、起動、停止功能。
利用數(shù)碼LED管或液晶顯示工作狀態(tài)。
三、題目分析
要求設(shè)計(jì)一個函數(shù)發(fā)生器，該函數(shù)發(fā)生器能夠產(chǎn)生方波、三角波、正弦波、及鋸齒波，并且可以通過選擇開關(guān)選擇相應(yīng)的波形輸出；系統(tǒng)具有復(fù)位的功能；。FPGA是整個系統(tǒng)的核心，構(gòu)成系統(tǒng)控制器，數(shù)控分頻器，波形數(shù)據(jù)生成器等功能。因?yàn)橐O(shè)計(jì)的是個時序電路，所以要實(shí)現(xiàn)輸出頻率可調(diào)就必須對輸入信號進(jìn)行分頻，以實(shí)現(xiàn)整體頻率的改變。系統(tǒng)應(yīng)該由三個部分組成：分頻器（DVF）、四個ROM模塊、四選一多路選擇器mux4_1。
通過以上分析設(shè)計(jì)要求完成的功能，確定函數(shù)發(fā)生器可由正弦波產(chǎn)生模塊、三角波產(chǎn)生模塊、鋸齒波產(chǎn)生模塊、方波產(chǎn)生模塊和輸出波形選擇模塊組成，以及按鍵復(fù)位控制和時鐘輸入。由此可確定系統(tǒng)的總體原理框圖為：
......
相關(guān)說明：
1. 如您下載的資料不止一份，建議您注冊成為本站會員。會員請登錄后下載。
2. 會員購買金幣50元以下，0.7元/個，50元以上，0.5元/個。具體請看：下載與付款。
3. 會員48小時內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問題，請看常見問題解答。
下載地址：
|
|
| 相關(guān)畢業(yè)論文（設(shè)計(jì)） |
|
|
| 推薦畢業(yè)論文（設(shè)計(jì)） |
|
|
|
|
|