|
VHDL電路設(shè)計
|
|
資料類別
|
電子電工畢業(yè)論文（設(shè)計） |
|
|
課程(專業(yè))
|
應(yīng)用電子技術(shù) |
|
關(guān)鍵詞
|
VHDL|電路設(shè)計 |
|
適用年級
|
大學 |
|
身份要求
|
普通會員 |
|
金 幣
|
50 �。�金幣如何獲得？） |
|
文件格式
|
word |
|
文件大小
|
141K |
|
發(fā)布時間
|
2007-11-07 21:04:00 |
|
預覽文件
|
無 |
|
下載次數(shù)
|
3 |
| 發(fā)布人 |
kj008 |
內(nèi)容簡介：
畢業(yè)設(shè)計 VHDL電路設(shè)計，共26頁，6721字
摘要
隨著大規(guī)模集成電路技術(shù)和計算機技術(shù)的不斷發(fā)展，在涉及通信、國防、航天、醫(yī)學、工業(yè)自動化、計算機應(yīng)用、儀器儀表等領(lǐng)域的電子系統(tǒng)設(shè)計工作中EDA技術(shù)的含量正以驚人的速度上升；電子類的高新技術(shù)項目的開發(fā)也逾益依賴于EDA技術(shù)的應(yīng)用。即使是普通的電子產(chǎn)品的開發(fā)EDA技術(shù)常常使一些原來的技術(shù)瓶頸得以輕松突破從而使產(chǎn)品的開發(fā)周期大為收縮、性能價格比大幅提高。不言而喻EDA技術(shù)將迅速成為電子設(shè)計領(lǐng)域中的極其重要的組成部分。
100Hz頻率計數(shù)器的主要功能是在一定時間內(nèi)對頻率的計算。在數(shù)字系統(tǒng)中，計數(shù)器可以統(tǒng)計輸入脈沖的個數(shù)，實現(xiàn)計時、計數(shù)、分頻、定時、產(chǎn)生節(jié)拍脈沖和序列脈沖。而本篇論文主要介紹了頻率計數(shù)器的實現(xiàn):系統(tǒng)以MAX+PULSLL II為開發(fā)環(huán)境，通過VHDL語言作為硬件描述語言實現(xiàn)對電路結(jié)構(gòu)的描述。在VHDL語言中采用了一系列的語句,例如:if 語句、case語句、loop語句等。這些語句對程序中的輸入輸出端口進行了解釋,并給出實現(xiàn)代碼和仿真波形。相關(guān)的一些關(guān)鍵詞： 100Hz；分頻；計數(shù)；MAX+PULSLL II； VHDL； 編譯；仿真等。
相關(guān)說明：
1. 如您下載的資料不止一份，建議您注冊成為本站會員。會員請登錄后下載。
2. 會員購買金幣50元以下，0.7元/個，50元以上，0.5元/個。具體請看：下載與付款。
3. 會員48小時內(nèi)下載同一文件，不重復扣金幣。
4. 下載后請用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問題，請看常見問題解答。
下載地址：
|
|
| 相關(guān)畢業(yè)論文（設(shè)計） |
|
|
| 推薦畢業(yè)論文（設(shè)計） |
|
|
|
|
|