|
畢業(yè)設(shè)計（論文） 題目:循環(huán)冗余差錯校驗編碼(CRC)編譯碼系統(tǒng)的FPGA實現(xiàn)
|
|
資料類別
|
電子電工畢業(yè)論文（設(shè)計） |
|
|
課程(專業(yè))
|
電子科學(xué)與技術(shù) |
|
關(guān)鍵詞
|
CRC|FPGA |
|
適用年級
|
大學(xué) |
|
身份要求
|
普通會員 |
|
金 幣
|
50 （金幣如何獲得？） |
|
文件格式
|
word |
|
文件大小
|
231K |
|
發(fā)布時間
|
2012-09-22 17:20:00 |
|
預(yù)覽文件
|
無 |
|
下載次數(shù)
|
2 |
| 發(fā)布人 |
kj008 |
內(nèi)容簡介：
畢業(yè)設(shè)計（論文） 題目:循環(huán)冗余差錯校驗編碼(CRC)編譯碼系統(tǒng)的FPGA實現(xiàn)，說明書共39頁，11119字。
摘要
隨著通信的高速發(fā)展和人們對通信質(zhì)量的要求提高，在通信中保證通信高效正確越來越重要。在數(shù)據(jù)通信中為了降低通信線路傳輸?shù)恼`碼率,需要采用高效能的差錯控制方法，循環(huán)冗余校驗CRC（Cyclic Redundancy Check）由于編碼簡單且有效,是一種最常用的信道編碼方法。而FPGA具有靈活性好，實時處理能力強，易于升級擴展的特點，因此開展基于FPGA的循環(huán)冗余校驗碼的編譯碼系統(tǒng)平臺具有重要的意義。論文對該CRC編譯碼系統(tǒng)和FPGA設(shè)計方法進行了相關(guān)研究，最后用Altera公司的最新的FPGA開發(fā)平臺QuarusII 7.2實現(xiàn)了相關(guān)設(shè)計。
本文基于CRC編譯碼理論，以CRC-4編碼過程為例，分別實現(xiàn)了并行CRC編譯碼和串行CRC編譯碼系統(tǒng)的各功能模塊，其中在并行CRC校驗中實現(xiàn)了單時鐘周期完成整個校驗的過程，在串行CRC校驗中運用了反饋移位寄存器完成設(shè)計。經(jīng)過VHDL設(shè)計并給出這些模塊的波形仿真及RTL電路分析，從中比較在不同的編碼方式下各編碼方式的優(yōu)缺點。論文完成了各個模塊的設(shè)計及性能測試，測試結(jié)果表明該系統(tǒng)具有能準(zhǔn)確譯出信號，性能穩(wěn)定，靈活性好，抗干擾強等特點并且達到課題各項指標(biāo)的要求。
關(guān)鍵詞：循環(huán)環(huán)冗余校驗碼 CRC FPGA Quartus II
目錄
第一章 緒論 1
1.1研究背景 1
1.2 FPGA的發(fā)展現(xiàn)狀及基本構(gòu)成 2
1.3本論文的研究內(nèi)容及意義 3
第二章 循環(huán)冗余碼理論基礎(chǔ) 5
2.1 CRC編碼原理 5
2.2 CRC編碼過程 6
第三章 循環(huán)冗余碼的并行編譯碼系統(tǒng)實現(xiàn) 8
3.1 并行CRC校驗生成模塊設(shè)計 8
3.2 并行CRC接收校驗?zāi)K 13
第四章 循環(huán)冗余碼的串行編譯碼系統(tǒng)實現(xiàn) 17
4.1 串行CRC校驗編碼模塊 17
4.2 串行CRC校驗接收模塊 25
第五章 結(jié)論與體會 32
5.1 結(jié)論 32
5.2 體會 32
參考文獻 34
致謝 35
相關(guān)說明：
1. 如您下載的資料不止一份，建議您注冊成為本站會員。會員請登錄后下載。
2. 會員購買金幣50元以下，0.7元/個，50元以上，0.5元/個。具體請看：下載與付款。
3. 會員48小時內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問題，請看常見問題解答。
下載地址：
|
|
| 相關(guān)畢業(yè)論文（設(shè)計） |
|
|
| 推薦畢業(yè)論文（設(shè)計） |
|
|
|
|
|