|
基于FPGA的簡易電子琴設(shè)計
|
|
資料類別
|
電子電工畢業(yè)論文（設(shè)計） |
|
|
課程(專業(yè))
|
電氣工程及其自動化 |
|
關(guān)鍵詞
|
EDA|電子琴 |
|
適用年級
|
大學(xué) |
|
身份要求
|
普通會員 |
|
金 幣
|
60 �。�金幣如何獲得？） |
|
文件格式
|
word |
|
文件大小
|
82K |
|
發(fā)布時間
|
2012-12-05 18:27:00 |
|
預(yù)覽文件
|
無 |
|
下載次數(shù)
|
3 |
| 發(fā)布人 |
kj008 |
內(nèi)容簡介：
畢業(yè)論文 基于FPGA的簡易電子琴設(shè)計，說明書共40頁，14782字，附任務(wù)書、開題報告。
摘要
本系統(tǒng)是采用EDA技術(shù)設(shè)計的一個簡易的八音符電子琴，該系統(tǒng)基于計算機中時鐘分頻器的原理，采用自頂向下的設(shè)計方法來實現(xiàn)，它可以通過按鍵輸入來控制音響。多功能電子琴的設(shè)計是在原有普通電子琴的基礎(chǔ)上進行擴充的一個設(shè)計。該電子琴的設(shè)計大體可以由三個模塊構(gòu)成，分別是電子琴發(fā)聲模塊、存儲器模塊和選擇控制模塊。用超高速硬件描述語言VHDL編程可以實現(xiàn)各個模塊的功能。不僅能實現(xiàn)彈琴和演奏的功能，它還能實現(xiàn)“復(fù)讀”的功能，就是可以存儲任意一段音樂，并且可以即時的播放出來。系統(tǒng)實現(xiàn)是用硬件描述語言VHDL按照模塊化方式進行設(shè)計，然后進行編程、時序仿真、總體整合。本系統(tǒng)的功能比較齊全，有一定的現(xiàn)實使用的價值。本文中介紹了電子琴系統(tǒng)的整體的設(shè)計,并基于超高速硬件描述語言VHDL在相關(guān)的芯片上編程實現(xiàn)的。
關(guān)鍵字
電子琴；EDA；VHDL；音調(diào)發(fā)生；現(xiàn)場可編程邏輯器件FPGA；超高速硬件描述語言VHDL；電子琴系統(tǒng)；
目 錄
1 引 言
1.1 設(shè)計的目的
1.2 設(shè)計的基本內(nèi)容
2 FPGA、EDA、VHDL簡介
2.1 FPGA工作原理
2.1.2 FPGA的基本特點
2.2 EDA技術(shù)
2.3 硬件描述語言——VHDL
2.3.1 VHDL的簡介
2.3.2 VHDL語言的特點
2.3.3 VHDL語言上機操作條件
2.3.4 VHDL的設(shè)計流程
3 音樂知識介紹
4 簡易電子琴設(shè)計
4.1系統(tǒng)設(shè)計的總思路
4.2程序設(shè)計的流程圖
4.3簡易電子琴的工作流程圖
4.4簡易電子琴中各模塊的設(shè)計
4.4.1 樂曲自動演奏模塊
4.4.2 音調(diào)發(fā)生模塊
4.4.3 數(shù)控分頻模塊
4.4.4 頂層設(shè)計
5 系統(tǒng)仿真
6 結(jié)束語
致謝
參考文獻
附錄
相關(guān)說明：
1. 如您下載的資料不止一份，建議您注冊成為本站會員。會員請登錄后下載。
2. 會員購買金幣50元以下，0.7元/個，50元以上，0.5元/個。具體請看：下載與付款。
3. 會員48小時內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問題，請看常見問題解答。
下載地址：
|
|
| 相關(guān)畢業(yè)論文（設(shè)計） |
|
|
| 推薦畢業(yè)論文（設(shè)計） |
|
|
|
|
|