|
基于CPLD的頻率測(cè)量計(jì)
|
|
資料類別
|
電子電工畢業(yè)論文（設(shè)計(jì)） |
|
|
課程(專業(yè))
|
電氣自動(dòng)化技術(shù) |
|
關(guān)鍵詞
|
數(shù)字頻率計(jì)|CPLD |
|
適用年級(jí)
|
大學(xué) |
|
身份要求
|
普通會(huì)員 |
|
金 幣
|
0 （金幣如何獲得？） |
|
文件格式
|
word |
|
文件大小
|
635K |
|
發(fā)布時(shí)間
|
2013-05-27 19:59:00 |
|
預(yù)覽文件
|
無(wú) |
|
下載次數(shù)
|
16 |
| 發(fā)布人 |
kj008 |
內(nèi)容簡(jiǎn)介：
畢業(yè)論文 基于CPLD的頻率測(cè)量計(jì)，說(shuō)明書共40頁(yè)，16553字。
摘要
本文提出了一種基于CPLD的數(shù)字頻率計(jì)的設(shè)計(jì)方法。復(fù)雜可編程邏輯器件（CPLD）具有集成度高、運(yùn)算速度快、開發(fā)周期短等特點(diǎn)，它的出現(xiàn)，改變了數(shù)字電路的設(shè)計(jì)方法，增強(qiáng)了設(shè)計(jì)的靈活性。該設(shè)計(jì)電路簡(jiǎn)潔，軟件潛力得到充分挖掘，低頻段測(cè)量精度高，有效防止了干擾的侵入。從實(shí)驗(yàn)結(jié)果上看，采用CPLD設(shè)計(jì)的電子電路，可以彌補(bǔ)傳統(tǒng)硬件電子電路設(shè)計(jì)中的不足。該頻率計(jì)利用等精度的設(shè)計(jì)方法，克服了基于傳統(tǒng)測(cè)頻原理的頻率計(jì)的測(cè)量精度隨被測(cè)信號(hào)頻率的下降而降低的缺點(diǎn)。等精度的測(cè)量方法不但具有較高的測(cè)量精度，而且在整個(gè)頻率區(qū)域保持恒定的測(cè)試精度。該頻率計(jì)利用CPLD來(lái)實(shí)現(xiàn)頻率、周期、脈寬的測(cè)量計(jì)，完成整個(gè)測(cè)量電路的測(cè)試控制、數(shù)據(jù)處理和顯示輸出。并詳細(xì)論述了硬件電路的組成和軟件控制流程。其中硬件電路包括鍵控制模塊、顯示模塊、輸入信號(hào)整形模塊以及CPLD主控模塊。CPLD采用VHDL語(yǔ)言編寫，根據(jù)控制信號(hào)不同進(jìn)行計(jì)數(shù)，并且輸出計(jì)數(shù)值到其接口中。本系統(tǒng)測(cè)量對(duì)象為方波、三角波、正弦波等等，測(cè)量范圍為1Hz-1MHz輸入信號(hào)經(jīng)過(guò)放大整形后接入CPLD電路。
關(guān)鍵詞：數(shù)字頻率計(jì)；CPLD；等精度
Abstract
This paper produces a CPLD-based digital frequency meter’s design method. complex programmable logic device (CPLD) has the of characteristics of highly integrated, high computing speed, shorter development cycle and so on, the appearance of it changes the methods of digital circuit design, and enhances design flexibility. this paper produces a CPLD-based digital frequency meter’s design method. This design’s circuit is simple, software’s potential is fully tapped and low-frequency measurements have high accuracy, effectively preventing the intrusion of the interference. The experimental results from the point of view, the use of CPLD design of electronic circuits can make up for the traditional hardware designing electronic. Circuit’s deficiencies. The use of such precision frequency meter design ways to overcome the traditional frequency measurement based on the principle of the measurement precision frequency meter with a decline in the measured signal frequency decreases the shortcomings. And other precision measurement method not only has high accuracy, but in the entire frequency region to maintain a constant precision. The frequency meter using CPLD to implement the frequency, period, pulse width and duty cycle measurement count.CPLD is written in VHDL language and counts according to different control signals translate from MCU part, finally, CPLD part will output the count result to the MCU part. The measured objects of the system are square wave, tri-angel wave, sine wave, etc., input signal is shaped after amplifying measurement ranges from 1Hz to 1MHz.
Keywords: Equal Precision; Frequency Meter; CPLD
目 錄
1 緒 論 1
1.1 本設(shè)計(jì)的目的和意義 1
1.2 頻率測(cè)量計(jì)國(guó)內(nèi)外現(xiàn)狀及發(fā)展趨勢(shì) 2
1.3 本設(shè)計(jì)要求 3
1.4 系統(tǒng)設(shè)計(jì)指標(biāo) 3
2 方案論證 4
2.1頻率計(jì)結(jié)構(gòu)框圖 4
2.2測(cè)量方法論證 4
2.3 顯示部分的方案提出及比較 6
2.4 鍵盤部分的方案提出及比較 7
2.5 控制核心的方案提出及比較 8
3 硬件電路設(shè)計(jì) 12
3.1 頻率計(jì)的系統(tǒng)級(jí)總體結(jié)構(gòu)框圖 12
3.2 CPLD的芯片選擇 14
3.3 測(cè)量電路的設(shè)計(jì) 17
3.3.1 頻率的測(cè)量 18
3.3.2 脈沖寬度的測(cè)量 19
3.4 鍵盤部分的設(shè)計(jì) 20
3.5 顯示部分的設(shè)計(jì) 20
3.6 電源部分的設(shè)計(jì) 23
4 軟件電路的設(shè)計(jì) 24
4.1 主程序流程圖 24
4.2 VHDL程序設(shè)計(jì) 26
5 結(jié)論 29
致 謝 30
參考文獻(xiàn) 31
相關(guān)說(shuō)明：
1. 如您下載的資料不止一份，建議您注冊(cè)成為本站會(huì)員。會(huì)員請(qǐng)登錄后下載。
2. 會(huì)員購(gòu)買金幣50元以下，0.7元/個(gè)，50元以上，0.5元/個(gè)。具體請(qǐng)看：下載與付款。
3. 會(huì)員48小時(shí)內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請(qǐng)用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問(wèn)題，請(qǐng)看常見(jiàn)問(wèn)題解答。
下載地址：
|
|
| 相關(guān)畢業(yè)論文（設(shè)計(jì)） |
|
|
| 推薦畢業(yè)論文（設(shè)計(jì)） |
|
|
|
|
|