|
數(shù)字式峰值電壓檢測(cè)系統(tǒng)（Digital Peak Voltage Detection System）
|
|
資料類別
|
電子電工畢業(yè)論文（設(shè)計(jì)） |
|
|
課程(專業(yè))
|
電子信息工程 |
|
關(guān)鍵詞
|
峰值檢測(cè)|傳感器 |
|
適用年級(jí)
|
大學(xué) |
|
身份要求
|
普通會(huì)員 |
|
金 幣
|
100 �。�金幣如何獲得？） |
|
文件格式
|
word+VHDL |
|
文件大小
|
384K |
|
發(fā)布時(shí)間
|
2013-10-11 13:35:00 |
|
預(yù)覽文件
|
0937060.jpg（只能預(yù)覽部分內(nèi)容） |
|
下載次數(shù)
|
1 |
| 發(fā)布人 |
kj008 |
內(nèi)容簡(jiǎn)介：
畢業(yè)設(shè)計(jì) 數(shù)字式峰值電壓檢測(cè)系統(tǒng)，說明書共54頁(yè)，17579字，附電路圖、源程序等。
摘要
隨著科技的發(fā)展，各種精密器械大規(guī)模地在各種工業(yè)場(chǎng)合應(yīng)用，而各種精密儀器在開發(fā)研制當(dāng)中，不能有任何噪聲，但各種噪聲又不可能避免，這就要求其必須在一個(gè)合理的范圍內(nèi)，這就引出了另一個(gè)問題，我們?cè)趺礃訖z測(cè)其在要求的合理范圍內(nèi)呢？傳統(tǒng)的方法是通過檢測(cè)、控制噪聲信號(hào)，來達(dá)到精密度要求。模擬式的峰值檢測(cè)電路不易做到高速采樣。采樣保持電路經(jīng)長(zhǎng)期使用后，多方面的性能會(huì)發(fā)生明顯變化，且不易批量化生產(chǎn)，而由數(shù)字電路組成的系統(tǒng)可以做到結(jié)構(gòu)簡(jiǎn)單、調(diào)試方便，長(zhǎng)期使用不會(huì)導(dǎo)致系統(tǒng)性能指標(biāo)的下降。
本文介紹了模擬峰值電壓的檢測(cè)方式,并重點(diǎn)敘述基于VHDL與高速A/D轉(zhuǎn)換器相結(jié)合所實(shí)現(xiàn)的數(shù)字式快速噪聲檢測(cè)方法,給出相關(guān)的VHDL主模塊部分,并介紹了該轉(zhuǎn)換器與FPGA芯片的接口技術(shù)。通過此方法可以使取樣保持電路很容易做到1:1的捕捉和保持較窄隨機(jī)波形的最大正峰值。
關(guān)鍵詞：峰值檢測(cè)；傳感器；VHDL；A/D轉(zhuǎn)換器
目 錄
摘 要. Ⅰ
Abstract II
引 言 ..................................................................1
1 論文研究的背景、目的和意義 .............................................3
1.1 研究的背景 .......................................................3
1.2 研究的目的和意義 .................................................3
2 峰值電壓檢測(cè)方案. ......................................................4
2.1 什么是峰值電壓 ...................................................4
2.2 峰值電壓的應(yīng)用領(lǐng)域 ...............................................4
2.3 振動(dòng)噪聲的產(chǎn)生與檢測(cè) .............................................4
2.4 模擬式峰值電壓采樣保持電路.. .....................................5
2.5 數(shù)字式峰值電壓檢測(cè) ...............................................6
3 硬件描述語(yǔ)言VHDL及QuartusⅡ簡(jiǎn)介 ......................................7
3.1 VHDL引言.........................................................7
3.2 VHDL語(yǔ)言簡(jiǎn)介.....................................................8
3.2.1 VHDL模型構(gòu)成...............................................8
3.2.2 實(shí)體說明 ...................................................8
3.2.3 結(jié)構(gòu)體 .....................................................9
3.2.4 子程序 ....................................................10
3.2.5 程序包和庫(kù) ................................................10
3.3 VHDL的主要特點(diǎn)..................................................11
3.4 QuartusⅡ簡(jiǎn)介..... ..............................................12
4 MAX120A/D轉(zhuǎn)換器.......................................................14
4.1 MAX120A/D芯片的主要引腳及功能...................................14
4.1.1 MAX120A/D芯片的引腳及功能如下.............................14
4.1.2 引腳描述 ..................................................14
4.2 MAX120A/D的工作模式.............................................15
4.3 MAX120A/D的protel制作 ..........................................16
4.3.1 設(shè)置工作區(qū)參數(shù)及文檔屬性 ..................................16
4.3.2 繪制元件外形及引腳 ........................................17
4.3.3 設(shè)置元件的屬性. ...........................................18
5 基于VHDL的峰值電壓檢測(cè)方案............................................21
5.1 邏輯功能的設(shè)計(jì) ..................................................21
5.2 時(shí)序圖 ..........................................................22
6 數(shù)字式峰值電壓設(shè)計(jì)的FPGA實(shí)現(xiàn)..........................................24
6.1 FPGA芯片的選擇及特點(diǎn)............................................24
6.1.1 FPGA的結(jié)構(gòu)特點(diǎn)............................................24
6.1.2 FLEX EPF10K10-PLCC84芯片介紹..............................25
6.1.3 FPGA應(yīng)用中的注意事項(xiàng)......................................27
6.2 數(shù)字式峰值電壓設(shè)計(jì)的FPGA實(shí)現(xiàn)....................................28
6.2.1 FPGA內(nèi)部總圖..............................................28
6.3 通過QuartusⅡ?qū)崿F(xiàn)的FPGA電路....................................28
6.3.1 分頻電路DIV31250..........................................29
6.3.2 延時(shí)電路DLY07.............................................30
6.3.3 延時(shí)電路DLY1..............................................32
6.3.4 一秒門脈沖形成電路.......................... ..............34
6.3.5 一秒門脈沖形成波形圖............................ ..........34
6.3.6 12位比較電路compare.......................................34
6.3.7 12位D觸發(fā)器..............................................35
6.4 MAX120A/D轉(zhuǎn)化器與FPGA(EPF10K10)的連接圖.........................36
結(jié) 論 38
參考文獻(xiàn) .................................................................39
附 錄 .................................................................40
致 謝 .................................................................46
相關(guān)說明：
1. 如您下載的資料不止一份，建議您注冊(cè)成為本站會(huì)員。會(huì)員請(qǐng)登錄后下載。
2. 會(huì)員購(gòu)買金幣50元以下，0.7元/個(gè)，50元以上，0.5元/個(gè)。具體請(qǐng)看：下載與付款。
3. 會(huì)員48小時(shí)內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請(qǐng)用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問題，請(qǐng)看常見問題解答。
下載地址：
|
|
| 相關(guān)畢業(yè)論文（設(shè)計(jì)） |
|
|
| 推薦畢業(yè)論文（設(shè)計(jì)） |
|
|
|
|
|