|
基于FPGA數(shù)字秒表電路的設(shè)計(jì)
|
|
資料類別
|
電子電工畢業(yè)論文（設(shè)計(jì)） |
|
|
課程(專業(yè))
|
通信工程 |
|
關(guān)鍵詞
|
數(shù)字秒表|FPGA |
|
適用年級
|
大學(xué) |
|
身份要求
|
普通會(huì)員 |
|
金 幣
|
60 �。�金幣如何獲得？） |
|
文件格式
|
word |
|
文件大小
|
1100K |
|
發(fā)布時(shí)間
|
2017-10-29 10:13:00 |
|
預(yù)覽文件
|
0939772.png（只能預(yù)覽部分內(nèi)容） |
|
下載次數(shù)
|
1 |
| 發(fā)布人 |
kj008 |
內(nèi)容簡介：
基于FPGA數(shù)字秒表電路的設(shè)計(jì)，畢業(yè)設(shè)計(jì)，說明書共42頁，13770字，附任務(wù)書、開題報(bào)告、中期檢查表。
摘要
在科技技術(shù)高度發(fā)展的今天，計(jì)算機(jī)應(yīng)用及集成電路得到了高速的發(fā)展。數(shù)字秒表是采用數(shù)字電路實(shí)現(xiàn)對分、秒，數(shù)字顯示的計(jì)時(shí)裝置,由于數(shù)字集成電路的發(fā)展和石英晶體振蕩器的廣泛應(yīng)用,使得數(shù)字秒表的精確度,遠(yuǎn)遠(yuǎn)超過原來的老式秒表。秒表在很多領(lǐng)域充當(dāng)一個(gè)重要的角色。如在各種比賽中對秒表的精確度要求很高，尤其是一些科學(xué)實(shí)驗(yàn)上，對時(shí)間的把握度很高。秒表的數(shù)字化給人們生產(chǎn)生活帶來了極大的方便。本文就是基于FPGA數(shù)字秒表的設(shè)計(jì)，在時(shí)鐘脈沖信號、狀態(tài)控制等原理設(shè)計(jì)出的數(shù)字秒表。以FPGA為核心的數(shù)字秒表,具有集成度高、外圍電路少、可靠性強(qiáng)等特點(diǎn)。
本文以MAX+PLUSⅡ軟件為設(shè)計(jì)平臺，以現(xiàn)場可編程門陣列(FPGA)器件為核心，設(shè)計(jì)了一個(gè)具有數(shù)字系統(tǒng)即帶計(jì)時(shí)器功能的秒表系統(tǒng)，并且通過了數(shù)碼管驅(qū)動(dòng)電路動(dòng)態(tài)顯示計(jì)時(shí)結(jié)果。使用MAX+PLUSⅡ的綜合器和仿真器對系統(tǒng)進(jìn)行了編譯和仿真，并得出了正確的仿真結(jié)果。其展示了VHDL語言的強(qiáng)大功能和優(yōu)秀特性。
關(guān)鍵字：數(shù)字秒表；FPGA；MAX+PLUSⅡ；VHDL
目錄
摘要 II
Abstract III
第一章 緒論 1
1.1 研究背景 1
1.2 研究目的和意義 1
第二章 硬件描述語言VHDL 3
2.1 VHDL的簡介 3
2.2 VHDL語言的特點(diǎn) 3
2.3 VHDL的基本結(jié)構(gòu)與基本要素 4
2.3.1 VHDL語言的標(biāo)識符 4
2.3.2 VHDL語言的客體 4
2.3.3 VHDL語言的數(shù)據(jù)類型 4
2.3.4 VHDL 順序語句 5
2.3.5 VHDL并行語句 5
2.4 VHDL的設(shè)計(jì)流程 5
2.5 VHDL和MAX+PLUSII在設(shè)計(jì)數(shù)字電路中的應(yīng)用 5
第三章 FPGA概述 7
3.1 FPGA簡介 7
3.2 FPGA的發(fā)展應(yīng)用 7
3.3 FPGA的基本特點(diǎn) 8
3.4 FPGA在數(shù)字秒表上的應(yīng)用研究 8
第四章 MAX+PLUSⅡ簡介 9
4.1 MAX+PLUSⅡ簡介 9
4.2 MAX+PLUSⅡ的功能 9
4.3 MAX+PLUSⅡ的主要特點(diǎn) 9
4.4 使用Max+plusⅡ軟件設(shè)計(jì)流程 10
第五章 數(shù)字秒表的系統(tǒng)設(shè)計(jì)及仿真 11
5.1 系統(tǒng)設(shè)計(jì) 11
5.1.1 設(shè)計(jì)思想 11
5.1.2 設(shè)計(jì)要求(秒表的功能描述) 11
5.1.3 秒表的面板包括 11
5.2 頂層電路設(shè)計(jì) 11
5.3 數(shù)字秒表的設(shè)計(jì)原理 12
5.4 各模塊的原理、程序及其仿真 13
5.4.1 調(diào)整控制電路（主控電路模塊） 13
5.4.2 鍵輸入模塊電路（含消抖電路） 15
5.4.3 時(shí)鐘分頻電路模塊 17
5.4.4 計(jì)時(shí)模塊 19
5.4.5 顯示譯碼電路模塊 23
5.4.6 溢出報(bào)警控制 25
5.4.7 VHDL頂層電路描述 25
結(jié) 論 27
參考文獻(xiàn) 28
附錄 29
致謝 37
相關(guān)說明：
1. 如您下載的資料不止一份，建議您注冊成為本站會(huì)員。會(huì)員請登錄后下載。
2. 會(huì)員購買金幣50元以下，0.7元/個(gè)，50元以上，0.5元/個(gè)。具體請看：下載與付款。
3. 會(huì)員48小時(shí)內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問題，請看常見問題解答。
下載地址：
|
|
| 相關(guān)畢業(yè)論文（設(shè)計(jì)） |
|
|
| 推薦畢業(yè)論文（設(shè)計(jì)） |
|
|
|
|
|