|
基于FPGA的UART控制器設(shè)計(jì)
|
|
資料類別
|
電子電工畢業(yè)論文（設(shè)計(jì)） |
|
|
課程(專業(yè))
|
電子信息科學(xué)與技術(shù) |
|
關(guān)鍵詞
|
FPGA|UART |
|
適用年級
|
大學(xué) |
|
身份要求
|
普通會員 |
|
金 幣
|
60 �。�金幣如何獲得？） |
|
文件格式
|
word |
|
文件大小
|
1246K |
|
發(fā)布時(shí)間
|
2017-10-29 10:57:00 |
|
預(yù)覽文件
|
無 |
|
下載次數(shù)
|
1 |
| 發(fā)布人 |
kj008 |
內(nèi)容簡介：
基于FPGA的UART控制器設(shè)計(jì)，畢業(yè)設(shè)計(jì)，說明書共35頁，12649字，附任務(wù)書、開題報(bào)告、中期檢查表。
摘要
UART（即Universal Asynchronous Receiver Transmitter 通用異步收發(fā)器）是廣泛使用的串行數(shù)據(jù)傳輸協(xié)議。UART允許在串行鏈路上進(jìn)行全雙工的通信。
隨著多微機(jī)系統(tǒng)的應(yīng)用和微機(jī)網(wǎng)絡(luò)的發(fā)展，通信功能越來越顯得重要。串行通信作為一種主要的通信方式，它是在一根傳輸線上一位一位地傳送信息，這根線既作數(shù)據(jù)線又作聯(lián)絡(luò)線。串行外設(shè)用到RS232-C異步串行接口，一般采用專用的集成電路即UART實(shí)現(xiàn)。如8250、8251、NS16450等芯片都是常見的UART器件，這類芯片已經(jīng)相當(dāng)復(fù)雜，有的含有許多輔助的模塊（如FIFO），我們在進(jìn)行設(shè)計(jì)時(shí)并不是經(jīng)常需要使用完整的UART的功能和這些輔助功能。該設(shè)計(jì)使用FPGA/CPLD器件，將所需要的UART功能集成到FPGA內(nèi)部。使用Verilog語言編寫通用異步收發(fā)器內(nèi)部的各個(gè)子模塊以及整個(gè)系統(tǒng)程序代碼，并通過Quartus II集成的軟件開發(fā)環(huán)境中對各個(gè)子模塊進(jìn)行邏輯綜合、仿真驗(yàn)證以及硬件的實(shí)現(xiàn)驗(yàn)證，來達(dá)到整個(gè)系統(tǒng)的實(shí)現(xiàn)。從而使整個(gè)設(shè)計(jì)更加緊湊、穩(wěn)定且可靠。本文采用了verilogHDL進(jìn)行描述。并在quartus II環(huán)境下進(jìn)行了仿真驗(yàn)證和在FPGA開發(fā)板下進(jìn)行下載驗(yàn)證，基于FPGA的UART實(shí)現(xiàn)。
關(guān)鍵詞：FPGA；UART； verilogHDL；子模塊設(shè)計(jì)
目錄
摘要 III
Abstract IV
第一章 緒論 1
1.1 課題設(shè)計(jì)說明 1
1.2 設(shè)計(jì)研究的內(nèi)容 1
1.3 FPGA實(shí)現(xiàn)UART的意義 2
1.4 論文結(jié)構(gòu)安排 2
第二章 UART與FPGA工作原理說明 3
2.1 UART的相關(guān)知識背景 3
2.1.1 UART技術(shù)概述 3
2.1.2 UART的工作原理 3
2.1.3 幀格式 5
2.1.4 UART的相關(guān)接口 6
2.2 串行口通信基礎(chǔ)知識 7
2.3 FPGA介紹 8
2.4 FPGA的設(shè)計(jì)流程及設(shè)計(jì)環(huán)境介紹 9
2.5 小結(jié) 10
第三章 FPGA的UART的實(shí)現(xiàn) 11
3.1 UART設(shè)計(jì)結(jié)構(gòu) 11
3.2 UART實(shí)現(xiàn)的設(shè)計(jì) 11
3.2.1 頂層模塊設(shè)計(jì) 11
3.2.2 波特率發(fā)生模塊設(shè)計(jì) 12
3.2.3 接收模塊實(shí)現(xiàn)設(shè)計(jì) 14
3.2.4 發(fā)送模塊實(shí)現(xiàn)設(shè)計(jì) 16
3.3 小結(jié) 18
第四章 FPGA的UART實(shí)現(xiàn)設(shè)計(jì)結(jié)果分析 19
4.1 設(shè)計(jì)結(jié)果分析 19
4.1.1 頂層設(shè)計(jì)仿真 19
4.1.2 波特率設(shè)計(jì)仿真 19
4.1.3 接收模塊設(shè)計(jì)仿真 19
4.1.4 發(fā)送模塊設(shè)計(jì)仿真 21
4.2 仿真驗(yàn)證總結(jié) 22
4.3 小結(jié) 22
結(jié) 語 23
參考文獻(xiàn) 24
附錄：部分串口實(shí)現(xiàn)程序 25
致 謝 29
相關(guān)說明：
1. 如您下載的資料不止一份，建議您注冊成為本站會員。會員請登錄后下載。
2. 會員購買金幣50元以下，0.7元/個(gè)，50元以上，0.5元/個(gè)。具體請看：下載與付款。
3. 會員48小時(shí)內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問題，請看常見問題解答。
下載地址：
|
|
| 相關(guān)畢業(yè)論文（設(shè)計(jì)） |
|
|
| 推薦畢業(yè)論文（設(shè)計(jì)） |
|
|
|
|
|