|
基于FPGA的SOC技術(shù)設(shè)計
|
|
資料類別
|
電子電工畢業(yè)論文（設(shè)計） |
|
|
課程(專業(yè))
|
應(yīng)用電子 |
|
關(guān)鍵詞
|
系統(tǒng)級芯片|現(xiàn)場可編程門陣列 |
|
適用年級
|
大學 |
|
身份要求
|
普通會員 |
|
金 幣
|
40 �。�金幣如何獲得？） |
|
文件格式
|
word |
|
文件大小
|
657K |
|
發(fā)布時間
|
2017-12-26 20:28:00 |
|
預(yù)覽文件
|
無 |
|
下載次數(shù)
|
1 |
| 發(fā)布人 |
kj008 |
內(nèi)容簡介：
基于FPGA的SOC技術(shù)設(shè)計，說明書共57頁，28339字。
摘要
隨著半導體工藝技術(shù)的迅猛發(fā)展，可編程邏輯器件的集成度越來越高，F(xiàn)PGA中的邏輯資源也日益豐富，已達到百萬門量級，這使得使用FPGA實現(xiàn)片上系統(tǒng)成為可能。基于FPGA的片上系統(tǒng)設(shè)計方案具有開發(fā)周期短、設(shè)計成本低、軟硬件在系統(tǒng)可編程、系統(tǒng)設(shè)計靈活、可裁減、可擴充、可升級等優(yōu)點，正在成為電子系統(tǒng)設(shè)計的研究熱點。
隨著設(shè)計與制造技術(shù)的發(fā)展，集成電路設(shè)計從晶體管的集成發(fā)展到邏輯門的集成，現(xiàn)在又發(fā)展到IP的集成，即SOC設(shè)計技術(shù)。SOC可以有效地降低電子信息系統(tǒng)產(chǎn)品的開發(fā)成本，縮短開發(fā)周期，提高產(chǎn)品的競爭力，是未來工業(yè)界將采用的最主要的產(chǎn)品開發(fā)方式。FPGA將現(xiàn)代的VLSI邏輯集成的優(yōu)點和可編程器件設(shè)計靈活，制作及上市快速的長處相結(jié)合，使設(shè)計者在FPGA開發(fā)系統(tǒng)軟件的支持下，現(xiàn)場直接根據(jù)系統(tǒng)要求定義和修改其邏輯功能。使一個包含數(shù)千個邏輯門的數(shù)字系統(tǒng)設(shè)計實現(xiàn)，采用FPGA技術(shù)，即可幾天內(nèi)完成。
本設(shè)計實現(xiàn)一種基于FPGA的SOPC解決方案，實現(xiàn)了系統(tǒng)的靈活性架構(gòu)，以及參數(shù)化配置，便于系統(tǒng)的集成與設(shè)計修改，具有良好的可繼承性與可移植性。
關(guān)鍵詞：系統(tǒng)級芯片（片上系統(tǒng)）；現(xiàn)場可編程門陣列；NiosⅡ
目 錄
摘 要 I
Abstract II
1 緒論 1
1.1 課題背景 1
1.2目的及意義 1
1.3國內(nèi)外研究現(xiàn)狀 1
1.4論文章節(jié)安排 2
2基于FPGA的SOC技術(shù) 4
2.1 FPGA簡介 4
2.2 SOC概述 8
2.3 SOPC概述 9
2.4軟核與硬核 12
3 系統(tǒng)硬件設(shè)計 15
3.1 QuartusⅡ簡介 15
3.2 SOPC Builder工具簡介 15
3.3嵌入式軟核Nios II處理器 16
3.4 Nios II CPU的搭建 17
4 Nios ⅡIDE的軟件設(shè)計 23
4.1 新建軟件工程 23
4.2主程序設(shè)計 24
4.3 UART串口 25
4.4 LED控制 27
結(jié) 論 30
致 謝 31
參考文獻 32
附 錄1:英文文獻 33
附 錄2:中文文獻 39
附 錄3:程序代碼 44
相關(guān)說明：
1. 如您下載的資料不止一份，建議您注冊成為本站會員。會員請登錄后下載。
2. 會員購買金幣50元以下，0.7元/個，50元以上，0.5元/個。具體請看：下載與付款。
3. 會員48小時內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問題，請看常見問題解答。
下載地址：
|
|
| 相關(guān)畢業(yè)論文（設(shè)計） |
|
|
| 推薦畢業(yè)論文（設(shè)計） |
|
|
|
|
|