|
等精度頻率計(jì)設(shè)計(jì)與實(shí)現(xiàn)
|
|
資料類(lèi)別
|
電子電工畢業(yè)論文（設(shè)計(jì)） |
|
|
課程(專(zhuān)業(yè))
|
電子信息工程 |
|
關(guān)鍵詞
|
等精度頻率計(jì)|EDA技術(shù) |
|
適用年級(jí)
|
大學(xué) |
|
身份要求
|
普通會(huì)員 |
|
金 幣
|
40 �。�金幣如何獲得？） |
|
文件格式
|
word |
|
文件大小
|
5651K |
|
發(fā)布時(shí)間
|
2018-01-16 18:11:00 |
|
預(yù)覽文件
|
無(wú) |
|
下載次數(shù)
|
1 |
| 發(fā)布人 |
kj008 |
內(nèi)容簡(jiǎn)介：
等精度頻率計(jì)設(shè)計(jì)與實(shí)現(xiàn)，畢業(yè)論文，說(shuō)明書(shū)共57頁(yè)，27305字。
[摘要]頻率測(cè)量是電子測(cè)量領(lǐng)域最基本的測(cè)量之一。正由于頻率信號(hào)抗干擾能力強(qiáng)、易于傳輸，能夠得到較高的測(cè)量精度，因此測(cè)頻方法的研究越來(lái)越被重視。課題等精度頻率計(jì)設(shè)計(jì)與實(shí)現(xiàn)，采用了當(dāng)今電子設(shè)計(jì)領(lǐng)域流行的EDA技術(shù)，以FPGA為核心，采用等精度測(cè)頻的原理初步實(shí)現(xiàn)了0-20MHz信號(hào)頻率的測(cè)量，還可測(cè)量高低電平的脈寬以及系統(tǒng)是否正常運(yùn)行。本次設(shè)計(jì)采用可編程邏輯器件FPGA芯片EP3C55F484C8，利用它來(lái)完成本課題的各項(xiàng)設(shè)計(jì)，包括各種時(shí)序邏輯控制、計(jì)數(shù)控制、測(cè)試信號(hào)的控制、數(shù)據(jù)處理以及數(shù)碼管的顯示輸出控制。利用QuartusⅡ9.0 平臺(tái)，采用VHDL語(yǔ)言編程和原理圖輸入的方法完成了FPGA的軟件設(shè)計(jì)、編譯、調(diào)試、仿真和下載，這也使得該系統(tǒng)具有結(jié)構(gòu)緊湊、體積小、可靠性高、精度高、測(cè)頻范圍寬等優(yōu)點(diǎn)，并配備SmartSOPC+多功能教學(xué)實(shí)驗(yàn)平臺(tái)的實(shí)驗(yàn)環(huán)境下進(jìn)行仿真和硬件驗(yàn)證，經(jīng)過(guò)誤差分析，初步達(dá)到了設(shè)計(jì)要求。
[關(guān)鍵詞]等精度頻率計(jì)；EDA技術(shù)；FPGA；Quartus Ⅱ
目 錄
1 引言 1
1.1研究的背景及意義 1
1.2頻率計(jì)的研究現(xiàn)狀 1
1.3研究的主要內(nèi)容 3
2 系統(tǒng)方案論證 4
2.1測(cè)頻方案選擇 4
2.1.1直接測(cè)頻法 4
2.1.2等精度測(cè)頻法 5
2.1.3等精度測(cè)頻誤差分析 6
2.2硬件方案選擇 7
3 頻率計(jì)的系統(tǒng)設(shè)計(jì) 10
3.1 系統(tǒng)總體設(shè)計(jì)方案 10
3.1.1 等精度測(cè)量工作原理 10
3.1.2 時(shí)序仿真波形圖的實(shí)現(xiàn) 11
3.2 測(cè)量與自檢選擇電路 13
3.3 脈寬控制電路 14
3.4 測(cè)頻與測(cè)周期電路 15
4 系統(tǒng)模塊化設(shè)計(jì) 17
4.1 D觸發(fā)器設(shè)計(jì) 17
4.2 多路選擇器設(shè)計(jì) 17
4.3 32位計(jì)數(shù)器設(shè)計(jì) 18
4.4 脈沖輸出模塊設(shè)計(jì) 19
4.5 32位除法器模塊設(shè)計(jì) 20
4.6 閘門(mén)開(kāi)啟模塊設(shè)計(jì) 21
4.7 數(shù)碼管分頻模塊設(shè)計(jì) 21
4.8 數(shù)碼管顯示控制模塊設(shè)計(jì) 22
5 實(shí)驗(yàn)測(cè)試及分析 24
5.1 實(shí)驗(yàn)調(diào)試 24
5.1.1 SmartSOPC+多功能教學(xué)實(shí)驗(yàn)開(kāi)發(fā)平臺(tái) 24
5.1.2 嵌入式邏輯分析儀SignalTapII 24
5.2 系統(tǒng)的硬件驗(yàn)證 25
5.3 故障及問(wèn)題分析 27
結(jié)論 28
致謝 29
參考文獻(xiàn) 30
附錄A 外文翻譯文獻(xiàn) 31
附錄B FPGA系統(tǒng)原理圖 41
附錄C硬件電路的VHDL語(yǔ)言描述 42
附錄D 引腳綁定圖 50
附錄E 功能實(shí)現(xiàn)照片 51
相關(guān)說(shuō)明：
1. 如您下載的資料不止一份，建議您注冊(cè)成為本站會(huì)員。會(huì)員請(qǐng)登錄后下載。
2. 會(huì)員購(gòu)買(mǎi)金幣50元以下，0.7元/個(gè)，50元以上，0.5元/個(gè)。具體請(qǐng)看：下載與付款。
3. 會(huì)員48小時(shí)內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請(qǐng)用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問(wèn)題，請(qǐng)看常見(jiàn)問(wèn)題解答。
下載地址：
|
|
| 相關(guān)畢業(yè)論文（設(shè)計(jì)） |
|
|
| 推薦畢業(yè)論文（設(shè)計(jì)） |
|
|
|
|
|