內(nèi)容簡(jiǎn)介：
基于FPGA的波形發(fā)生器設(shè)計(jì)，畢業(yè)論文，共42頁。
摘要
作為信號(hào)源的波形發(fā)生器在測(cè)量中的應(yīng)用是很廣泛的,常用的信號(hào)有正弦波、矩形波、鋸齒波、三角波等,要得到頻率穩(wěn)定的信號(hào)有很多種方法,運(yùn)用EDA技術(shù),一般采用軟硬件相結(jié)合的方法來實(shí)現(xiàn)。
FPGA,即現(xiàn)場(chǎng)可編程門陣列,是一種可以由用戶自己定義配置的高密度專業(yè)集用電路。FPGA具備陣列行PLD的優(yōu)點(diǎn),結(jié)構(gòu)又類似掩膜可編程門陣列,因而具有更高的集成度和更強(qiáng)大的邏輯實(shí)現(xiàn)能力,使設(shè)計(jì)變得更加靈活并且更加容易實(shí)現(xiàn)。使用FPGA的開發(fā)數(shù)字電路大大地縮短了設(shè)計(jì)需要的時(shí)間,與此同時(shí)也可以減小印制電路板的面積,使得系統(tǒng)的可靠性和靈活性得到提高。
首先本文系統(tǒng)地介紹了波形發(fā)生器的研究背景,接著著重地?cái)⑹隽死肍PGA和MAX+PLUS口完成波形發(fā)生器的設(shè)計(jì)過程。本設(shè)計(jì)是基于FPGA設(shè)計(jì)的一款波形發(fā)生器,并利用MAX+PLUS口仿真軟件對(duì)設(shè)計(jì)方案進(jìn)行仿真,驗(yàn)證方案的可行性與正確性。詳細(xì)介紹了硬件電路各部分的原理,軟件代碼分析及MAⅹ-PLUS口仿真軟件的使用方法,通過選擇信號(hào)選定正弦波、矩形波、鋸齒波、三角波等常規(guī)波形的輸出。在各個(gè)模塊的介紹中都給出
了詳盡的流程圖。
關(guān)鍵詞:波形發(fā)生器, FPGAMAX+PLUS,EDA
目錄
1緒論
111引吉
12國內(nèi)外發(fā)震現(xiàn)狀
12現(xiàn)場(chǎng)可編程門陣列(FPGA)概述
1.2⊥FPGA簡(jiǎn)介
FPGA的優(yōu)缺點(diǎn),
1.31VHDL語言簡(jiǎn)介…m
132VHDL語言的優(yōu)缺點(diǎn)
14MAX+PLUsⅡ概述
141Max+y!sⅡ簡(jiǎn)介
142Max+plsⅡ設(shè)計(jì)流程及注意事項(xiàng)
21設(shè)計(jì)方案選擇,
12
22信號(hào)產(chǎn)生原理分析
3設(shè)計(jì)要求
3波形發(fā)生器的硬件電路分析
31硬件電路組成……m
32單元電路設(shè)計(jì)
3.21TAG程序下載設(shè)計(jì)
3.22輸入模塊設(shè)計(jì)
3.23波形發(fā)生摸塊設(shè)計(jì)
324D/A轉(zhuǎn)換模塊的設(shè)計(jì),
3.25信號(hào)放大單元設(shè)計(jì)
4波形發(fā)生器軟件設(shè)計(jì)
41軟件設(shè)計(jì)思路…m
4.2各個(gè)模塊的VHDL程序設(shè)計(jì)
4.21各波形生成模塊程序的設(shè)計(jì)23
4.22信號(hào)控制器的設(shè)計(jì)
系統(tǒng)性能測(cè)試,
6結(jié)論與展望,,
參考文獻(xiàn),,,
相關(guān)說明：
1. 如您下載的資料不止一份，建議您注冊(cè)成為本站會(huì)員。會(huì)員請(qǐng)登錄后下載。
2. 會(huì)員購買金幣50元以下，0.7元/個(gè)，50元以上，0.5元/個(gè)。具體請(qǐng)看：下載與付款。
3. 會(huì)員48小時(shí)內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請(qǐng)用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問題，請(qǐng)看常見問題解答。
下載地址：
|