免费中文字幕午夜理论模特,久久午夜福利精品,国产精品久久久久中文,久久精品视频免费观看12

首 頁 課 件 試 卷 教 案 畢業(yè)論文 圖書軟件 職教研究 期刊推介 會(huì)員中心 信息發(fā)布

首頁 >> 畢業(yè)論文（設(shè)計(jì)） >> 電子電工畢業(yè)論文（設(shè)計(jì)） >> 基于SOC的HDB3編譯碼和幀同步電路

基于SOC的HDB3編譯碼和幀同步電路 資料類別    電子電工畢業(yè)論文（設(shè)計(jì)） 課程(專業(yè))   通信與信息 關(guān)鍵詞   SOC|HDB3編譯碼 適用年級(jí)   大學(xué) 身份要求   普通會(huì)員 金 幣   60 �。�金幣如何獲得？） 文件格式   nh 文件大小   3285K 發(fā)布時(shí)間   2008-04-05 19:04:00 預(yù)覽文件   無 下載次數(shù)   1 發(fā)布人   kj008  內(nèi)容簡(jiǎn)介：  　　 畢業(yè)論文 基于SOC的HDB3編譯碼和幀同步電路 　　 本課題來源于橫向項(xiàng)目“通信原理實(shí)驗(yàn)裝置”�！巴ㄐ旁�理實(shí)驗(yàn)裝置”是通信工程和相關(guān)專業(yè)的本科生學(xué)習(xí)“通信原理”課程時(shí)的實(shí)驗(yàn)裝置。本課題的基礎(chǔ)是前期已經(jīng)進(jìn)行了該實(shí)驗(yàn)裝置中HDB3編、譯碼和幀同步兩部分電路傳統(tǒng)方式的硬件設(shè)計(jì)實(shí)現(xiàn)。本課題的目的是將實(shí)驗(yàn)裝置中各部分實(shí)驗(yàn)電路分別以硬件描述語言VHDL軟模塊方式實(shí)現(xiàn)后，集中到一個(gè)可編程邏輯電路(PLD)中。本文涉及HDB編、譯碼和幀同步這兩部分電路的VHDL實(shí)現(xiàn)。 　　 傳統(tǒng)電路設(shè)計(jì)方法一般采用“從底向上”(BOTI，OM一UP)的設(shè)計(jì)，要求對(duì)底層電路芯片十分熟悉，而且設(shè)計(jì)方法相對(duì)復(fù)雜，工作量大，可移植性差。隨著片上系統(tǒng)(SOC)設(shè)計(jì)技術(shù)的迅猛發(fā)展，基于可編程邏輯器件(FPGA)的SOC設(shè)計(jì)門檻己經(jīng)大大降低。采用知識(shí)產(chǎn)權(quán)電路核(IPCore)將會(huì)提高SOC的開發(fā)效率，并逐漸成為主流方法。而功能模塊化的系統(tǒng)芯片具有易于增加新功能和縮短上市時(shí)間的顯著特點(diǎn)�；�于上述技術(shù)的變化，本課題擬對(duì)原設(shè)計(jì)的實(shí)驗(yàn)電路部分實(shí)現(xiàn)升級(jí)，以便隨時(shí)根據(jù)教學(xué)內(nèi)容的變化對(duì)實(shí)驗(yàn)內(nèi)容加以更新和換代。升級(jí)的主要方法是將各實(shí)驗(yàn)電路模塊分別做成相應(yīng)的VHDL設(shè)計(jì)模塊，將其集中到一個(gè)可編程邏輯電路中，使實(shí)驗(yàn)裝置中的實(shí)驗(yàn)電路部分實(shí)現(xiàn)單片化設(shè)計(jì)，同時(shí)為進(jìn)一步形成功能電路的IPCore設(shè)計(jì)打下基礎(chǔ)。 　　 本課題具體目標(biāo)有兩個(gè)。第一是用硬件描述語言VHDL來實(shí)現(xiàn)HDB3編、譯碼功能電路。本文從HDB3編碼、譯碼的原理出發(fā)，首先將其用邏輯關(guān)系表達(dá)出來，然后用VHDL語言來加以描述。在此基礎(chǔ)上，用EDA工具M(jìn)AXPLUSn進(jìn)行編譯、綜合和仿真。結(jié)果表明，所設(shè)計(jì)的代碼完全可以實(shí)現(xiàn)HDB3碼的編、譯碼功能，并為進(jìn)一步形成可復(fù)用的HDB3編譯碼電路的伊Core打下基礎(chǔ)。 　　 課題的另一個(gè)目標(biāo)是用EDA工具實(shí)現(xiàn)幀同步電路。本部分利用MAXPLUSn提供的多層次設(shè)計(jì)功能，將幀同步電路分為識(shí)別器、分頻器、前方保護(hù)、后方保護(hù)和觸發(fā)器五個(gè)模塊。先用VHDL語言從功能出發(fā)對(duì)各個(gè)模塊進(jìn)行描述，在實(shí)現(xiàn)了各部分的編譯、綜合和仿真后，再將各個(gè)模塊用原理圖的方式組合起來，構(gòu)成頂層電路，最后進(jìn)行頂層電路的系統(tǒng)仿真，從而完成幀同步電路的設(shè)計(jì)。結(jié)果證鄭州大學(xué)碩士研究生論文 　　 明本設(shè)計(jì)完全可以實(shí)現(xiàn)幀同步電路的功能，且整個(gè)設(shè)計(jì)過程也體現(xiàn)了利用EDA工具實(shí)現(xiàn)自頂?shù)降?TOP一DOWN)設(shè)計(jì)的有效性。 　　 關(guān)鍵詞:通信原理片上系統(tǒng)HDB3編譯碼幀同步  相關(guān)說明： 　　1. 如您下載的資料不止一份，建議您注冊(cè)成為本站會(huì)員。會(huì)員請(qǐng)登錄后下載。 　　2. 會(huì)員購買金幣50元以下，0.7元/個(gè)，50元以上，0.5元/個(gè)。具體請(qǐng)看：下載與付款。 　　3. 會(huì)員48小時(shí)內(nèi)下載同一文件，不重復(fù)扣金幣。 　　4. 下載后請(qǐng)用WinRAR或 WinZIP解壓縮后使用。 　　5. 如仍有其他下載問題，請(qǐng)看常見問題解答。  下載地址：

相關(guān)畢業(yè)論文（設(shè)計(jì)） 1 基于FPGA的HDB3編譯碼的建模 2 集成電路（SOC）設(shè)計(jì)――多功能電 3 畢業(yè)設(shè)計(jì)（論文） 基于ALTERA 4 基于SOC的HDB3編譯碼和幀同步 5 基于FPGA的SOC技術(shù)設(shè)計(jì) 6 HDB3編譯碼設(shè)計(jì) 7 UDP網(wǎng)段掃描器設(shè)計(jì) 8 基于PSoC手套機(jī)數(shù)控系統(tǒng)的研制 9 基于射頻SoC nRF9E5模塊的 10 基于SoC的電力能效監(jiān)測(cè)終端的設(shè)計(jì) 11 基于SOC的一體化智能溫度變送器模 12 CDMA切換仿真技術(shù)研究 推薦畢業(yè)論文（設(shè)計(jì)） 1 單片機(jī)簡(jiǎn)易電子時(shí)鐘 2 基于單片機(jī)的液晶顯示模塊菜單系統(tǒng)的 3 眨眼雙音門鈴 4 實(shí)用電子秤的設(shè)計(jì)與制作 5 基于單片機(jī)的數(shù)字鐘設(shè)計(jì) 6 語音電子門鎖設(shè)計(jì)與實(shí)現(xiàn) 7 開關(guān)電源設(shè)計(jì) 8 基于單片機(jī)步進(jìn)電機(jī)調(diào)速 9 基于PLC的工業(yè)污水處理控制系統(tǒng)的 10 智能車防撞系統(tǒng) 11 論文 多功能數(shù)字鐘電路的設(shè)計(jì)與制作 12 模擬電子技術(shù)課程設(shè)計(jì)論文 串聯(lián)可調(diào)

網(wǎng)友評(píng)論（點(diǎn)擊發(fā)表評(píng)論）： 序號(hào) 評(píng)論人 評(píng)論內(nèi)容 時(shí)間