內(nèi)容簡介：
博士學(xué)位論文 JPEG2000算法的VLSI實(shí)現(xiàn)及系統(tǒng)集成
摘要：隨著多媒體技術(shù)和互聯(lián)網(wǎng)的快速發(fā)展,信息量越來越大,給有限的存儲(chǔ)空間和傳輸帶寬帶來了困難,因而需要對(duì)數(shù)據(jù)進(jìn)行有效的處理和壓縮。JPEG2000是ISO最新提出的圖像編碼算法,具有較好的壓縮效率,并且能實(shí)現(xiàn)質(zhì)量和分辨率的累進(jìn)傳輸,非常適合網(wǎng)絡(luò)傳輸,因而具有廣闊的應(yīng)用前景。 論文在詳細(xì)研究JPEG2000的核心編碼部分(Part-1)的基礎(chǔ)上,提出了一種低緩存、全集成的JPEG2000編解碼器的VLSI架構(gòu)。首先,采用MATLAB語言對(duì)JPEG2000的算法進(jìn)行了軟件實(shí)現(xiàn),并對(duì)硬件設(shè)計(jì)進(jìn)行了Verilog實(shí)現(xiàn)。在離散小波變換的VLSI實(shí)現(xiàn)中,采用了行-列基的二維離散小波變換VLSI架構(gòu),并提出了一種正反向小波變換均可復(fù)用的一維離散小波變換的VLSI架構(gòu);在位平面編碼的硬件實(shí)現(xiàn)中,采用了一種特殊的中間緩存架構(gòu),數(shù)據(jù)和通道跳過的加速方法大大減少了緩存讀取和處理時(shí)間;在算術(shù)編解碼器的硬件實(shí)現(xiàn)中,提出了一種重整化和讀寫I、Q表并行操作的流水線架構(gòu):在打/解包模塊的硬件實(shí)現(xiàn)中,采用了量化作為碼率控制策略,實(shí)現(xiàn)了EBCOT Tier-2編碼的硬件集成。最后,整個(gè)JPEG2000 Codec硬件系統(tǒng)在X...
關(guān)鍵詞：JPEG2000; 離散小波變換; EBCOT; 算術(shù)編碼; 數(shù)碼相機(jī); SoC; AMBA; IP核;
相關(guān)說明：
1. 如您下載的資料不止一份，建議您注冊(cè)成為本站會(huì)員。會(huì)員請(qǐng)登錄后下載。
2. 會(huì)員購買金幣50元以下，0.7元/個(gè)，50元以上，0.5元/個(gè)。具體請(qǐng)看：下載與付款。
3. 會(huì)員48小時(shí)內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請(qǐng)用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問題，請(qǐng)看常見問題解答。
下載地址：
|