|
EDA實(shí)驗(yàn)教材
|
|
資料類別
|
電子電工軟件圖書(shū) |
|
|
課程(專業(yè))
|
EDA |
|
關(guān)鍵詞
|
EDA實(shí)驗(yàn)|Plus |
|
適用年級(jí)
|
大學(xué) |
|
身份要求
|
普通會(huì)員 |
|
金 幣
|
40 �。�金幣如何獲得？） |
|
文件格式
|
word |
|
文件大小
|
2414K |
|
發(fā)布時(shí)間
|
2011-11-01 21:17:00 |
|
預(yù)覽文件
|
無(wú) |
|
下載次數(shù)
|
0 |
| 發(fā)布人 |
kj008 |
內(nèi)容簡(jiǎn)介：
EDA實(shí)驗(yàn)教材
基礎(chǔ)篇：
第一章 電路通用分析程序PSPICE簡(jiǎn)介
第二章 MAX+Plus II應(yīng)用簡(jiǎn)介
實(shí)驗(yàn)篇：
實(shí)驗(yàn)一 電子電路PSPICE程序輔助分析（一）
實(shí)驗(yàn)二 電子電路PSPICE程序輔助分析（二）
實(shí)驗(yàn)三 電子電路PSPICE程序輔助分析（三）
實(shí)驗(yàn)四 組合邏輯3-8譯碼器的設(shè)計(jì)
實(shí)驗(yàn)五 組合邏輯電路的設(shè)計(jì)
實(shí)驗(yàn)六 組合邏輯電路的設(shè)計(jì)
實(shí)驗(yàn)七 掃描顯示驅(qū)動(dòng)電路
實(shí)驗(yàn)八 計(jì)數(shù)器及時(shí)序電路
實(shí)驗(yàn)九 數(shù)字鐘（綜合實(shí)驗(yàn)）
實(shí)驗(yàn)十 字符發(fā)生器
實(shí)驗(yàn)十一 函數(shù)信號(hào)發(fā)生器
實(shí)驗(yàn)十二 模擬信號(hào)檢測(cè)
硬件篇：
第1章 硬件描述語(yǔ)言VHDL
第2章 CPLD和FPGA
第3章 MAXPLUS軟件的使用
動(dòng)手做：
自己動(dòng)手做CPLD實(shí)驗(yàn)板
改變硬盤序列號(hào)碼的方法
......
相關(guān)說(shuō)明：
1. 如您下載的資料不止一份，建議您注冊(cè)成為本站會(huì)員。會(huì)員請(qǐng)登錄后下載。
2. 會(huì)員購(gòu)買金幣50元以下，0.7元/個(gè)，50元以上，0.5元/個(gè)。具體請(qǐng)看：下載與付款。
3. 會(huì)員48小時(shí)內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請(qǐng)用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問(wèn)題，請(qǐng)看常見(jiàn)問(wèn)題解答。
下載地址：
|
|
| 相關(guān)軟件圖書(shū) |
|
|
| 推薦軟件圖書(shū) |
|
|
|
|
|