|
verilog HDL數(shù)字設(shè)計(jì)電子書(shū)
|
|
資料類別
|
電子電工軟件圖書(shū) |
|
|
課程(專業(yè))
|
verilog HDL數(shù)字設(shè)計(jì) |
|
關(guān)鍵詞
|
verilog HDL|基本運(yùn)算邏輯 |
|
適用年級(jí)
|
中職 |
|
身份要求
|
普通會(huì)員 |
|
金 幣
|
20 �。�金幣如何獲得？） |
|
文件格式
|
pdf |
|
文件大小
|
1295K |
|
發(fā)布時(shí)間
|
2011-11-07 19:18:00 |
|
預(yù)覽文件
|
無(wú) |
|
下載次數(shù)
|
0 |
| 發(fā)布人 |
lj |
內(nèi)容簡(jiǎn)介：
verilog HDL數(shù)字設(shè)計(jì)電子書(shū)
第一章 數(shù)字信號(hào)處理、計(jì)算、程序、 算法和硬線邏輯的基本概念
第二章 Verilog HDL設(shè)計(jì)方法概述
第三章 Verilog HDL的基本語(yǔ)法
第四章 不同抽象級(jí)別的Verilog HDL模型
第五章 基本運(yùn)算邏輯和它們的 Verilog HDL 模型
第六章 運(yùn)算和數(shù)據(jù)流動(dòng)控制邏輯
第七章 有限狀態(tài)機(jī)和可綜合風(fēng)格的Verilog HDL
第八章 可綜合的VerilogHDL設(shè)計(jì)實(shí)例
第九章 虛擬器件和虛擬接口模型
第十章 設(shè)計(jì)練習(xí)進(jìn)階
相關(guān)說(shuō)明：
1. 如您下載的資料不止一份，建議您注冊(cè)成為本站會(huì)員。會(huì)員請(qǐng)登錄后下載。
2. 會(huì)員購(gòu)買(mǎi)金幣50元以下，0.7元/個(gè)，50元以上，0.5元/個(gè)。具體請(qǐng)看：下載與付款。
3. 會(huì)員48小時(shí)內(nèi)下載同一文件，不重復(fù)扣金幣。
4. 下載后請(qǐng)用WinRAR或 WinZIP解壓縮后使用。
5. 如仍有其他下載問(wèn)題，請(qǐng)看常見(jiàn)問(wèn)題解答。
下載地址：
|
|
| 相關(guān)軟件圖書(shū) |
|
|
| 推薦軟件圖書(shū) |
|
|
|
|
|